[发明专利]记忆单元制造方法无效
| 申请号： | 03803418.2 | 申请日： | 2003-01-23 |
| 公开（公告）号： | CN1628372A | 公开（公告）日： | 2005-06-15 |
| 发明（设计）人： | F·霍夫曼恩;E·兰德格拉夫;H·鲁伊肯 | 申请（专利权）人： | 因芬尼昂技术股份公司 |
| 主分类号： | H01L21/28 | 分类号： | H01L21/28;H01L29/792;H01L21/8246;H01L27/115;H01L21/336 |
| 代理公司： | 中国专利代理(香港)有限公司 | 代理人： | 张雪梅;张志醒 |
| 地址： | 德国*** | 国省代码： | 德国;DE |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | NROM记忆单元被排列于蚀刻成为半导体材料的沟槽。由在氧化物层(2、4)之间的氮化物层(3)所制造的该储存层在源极及漏极(7)的掺杂剂被植入前施加于沟槽壁，以此方式所达到的是在该储存层制造期间，组件的高热载无法损害源极及漏极的植入区域，因为该相关掺杂剂仅被后续引入。由多晶硅制造的栅极电极(5)以字线(11)连接。 | ||
| 搜索关键词： | 记忆 单元 制造 方法 | ||
【主权项】：
1.一种记忆单元制造方法，其中储存层(2、3、4)，其被设计由电荷载体捕获规划，与栅极电极(5)，其与半导体材料电绝缘，被制造于在经掺杂源极-漏极区域(7)间提供的信道区域上方的半导体本体(1)或半导体层结构的顶部侧，其中在第一步骤，至少一沟槽被制造于顶部侧，在第二步骤，至少与要被制造的该源极-漏极区域(7)相邻的沟槽壁部分被提供为具该储存层(2、3、4)，在第三步骤，被提供做为该栅极电极(5)的材料被沉积进入该沟槽，在第四步骤，该栅极电极(5)被覆盖及，在沟槽两侧，该半导体材料被向下移除至所欲深度及掺杂剂被植入以形成该源极-漏极区域(7)，及在第五步骤，绝缘层(9)被施加于该源极-漏极区域(7)及电连接为该栅极电极(5)被制造。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于因芬尼昂技术股份公司，未经因芬尼昂技术股份公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/03803418.2/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
