“J·卡瓦”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果17个，建议您升级VIP下载更多相关专利

[发明专利]用于单元设计的混合扩散中断-CN202180062629.7在审
发明人： D·D·谢勒卡尔;V·莫洛兹;J·卡瓦 -专利权人：美商新思科技有限公司
申请日： 2021-09-13 - 公布日： 2023-09-05 - 主分类号： G06F111/20 文献下载
摘要：使用包括混合扩散中断的单元(101,111)来设计集成电路布局(100)。每个单元(101,111)具有第一边缘和第二边缘(102,103)，其中第二边缘与第一边缘相对。单元具有跨越在单元的第一边缘与第一扩散中断的边缘之间的第一虚拟晶体管。第一扩散中断可以位于第一虚拟晶体管(105a)下方的中心。第一虚拟晶体管(105a)和第一扩散中断可以形成单扩散中断。附加地，单元具有跨越在单元的第二边缘与第二扩散中断的边缘之间的第二虚拟晶体管(105b)。第二虚拟晶体管(105b)可以跨越栅极间距的一半的距离进入单元并且以第二边缘上为中心。第二虚拟晶体管和第二扩散中断可以形成双扩散中断。
用于单元设计混合扩散中断

[发明专利]使用栅极绝缘破裂的一次性可编程存储器-CN201810841157.5有效
发明人： A·E·霍奇;V·莫洛兹;J·卡瓦 -专利权人：美商新思科技有限公司
申请日： 2018-07-27 - 公布日： 2023-06-16 - 主分类号： H10B20/25 文献下载
摘要：本文公开了使用栅极绝缘破裂的一次性可编程存储器。实施例涉及具有晶体管的反熔丝器件。晶体管可以是FinFET。反熔丝器件包括第一电极、绝缘层和第二电极。晶体管的栅极可以形成在与第一电极相同的层中。晶体管的栅极上的栅极绝缘层可以形成在与绝缘层相同的层中。第二电极可以形成在与局部互连或过孔相同的层中，并且在绝缘层之上垂直地重叠第一电极。
使用栅极绝缘破裂一次性可编程存储器

[发明专利]通过纳米线自加热来提高存储器良品率和集成电路性能-CN201780027080.1有效
发明人： J·卡瓦;V·莫洛兹 -专利权人：美商新思科技有限公司
申请日： 2017-06-29 - 公布日： 2022-12-30 - 主分类号： G11C29/44 文献下载
摘要：一种用于改进具有晶体管的集成电路设计的方法，该晶体管具有纳米线沟道，该方法包括：标识具有特定晶体管的特定器件，该特定晶体管具有纳米线沟道；以及向集成电路设计添加电路系统，该电路系统在被激活时通过自加热来修复特定晶体管。该方法可以包括：确定具有低于通过标准的读取电流的存储器单元，存储器单元在读取电流流过的电流路径上具有晶体管，该晶体管具有纳米线沟道；以及对存储器单元施加应力，以在电流路径上修复存储器单元中的晶体管的纳米线沟道。确定步骤可以包括：感测存储器单元的阵列中的存储器单元的读取电流；以及使用所感测的读取电流来确定存储器单元的阵列中的、具有低于通过标准的读取电流的一个或多个存储器单元。
通过纳米加热提高存储器良品率集成电路性能

[发明专利]衬底和具有3D几何图形上的2D材料沟道的晶体管-CN201680039906.1有效
发明人： V·莫洛兹;J·黄;J·卡瓦 -专利权人：美商新思科技有限公司
申请日： 2016-06-08 - 公布日： 2021-08-31 - 主分类号： H01L29/78 文献下载
摘要：粗略地描述，晶体管形成有共形地包裹在3D结构的至少一部分上的半导体2D材料层。所述3D结构可以是例如由电介质材料制成或者由与半导体或传导材料纵向交替的电介质材料制成的脊。可替代地，所述3D结构可以是树形。其他形状也是可能的。各方面还包括用于制造此类结构的方法、以及限定此类结构的集成电路布局和用于开发此类布局的方法、存储包括限定此类结构和布局的一些设计条目的设计条目的机器可读数据存储介质、用于开发此类设计条目的方法。各方面还包括被制备为用于制造集成电路中的中间产品的皱褶状晶片，所述集成电路具有共形地设置在3D结构上的半导体2D材料层。
衬底具有几何图形材料沟道晶体管

[发明专利]N沟道和P沟道FINFET单元架构-CN201710094116.X有效
发明人： J·卡瓦;V·莫洛兹;D·谢勒卡 -专利权人：美商新思科技有限公司
申请日： 2012-07-23 - 公布日： 2021-08-10 - 主分类号： H01L29/78 文献下载
摘要：一种适合用于标准单元库的finFET块架构，该finFET块架构基于如下布置，该布置包括在衬底的具有第一传导性类型的第一区域中的第一半导体鳍集合和在衬底的第二区域中的第二半导体鳍集合，第二区域具有第二传导性类型。被布置于第一和第二半导体鳍集合之上的包括在第一和第二区域中的栅极迹线的图案化的栅极导体层用于晶体管栅极。在栅极导体层之上的图案化的导体层布置于正交布图图案中并且可以包括在第一和第二区域中的鳍之上的多个浮动功率总线。
沟道 finfet 单元架构

[发明专利]具有用于垂直纳米线实现的紧凑串联连接的阵列-CN201580045916.1有效
发明人： V·莫洛兹;J·卡瓦 -专利权人：美商新思科技有限公司
申请日： 2015-08-26 - 公布日： 2021-02-26 - 主分类号： H01L27/02 文献下载
摘要：一种集成电路设计工具包括功能单元库。单元库中的实体包括单元的规格。单元库的实体包括计算机可执行语言的特定单元的规格。单元库中的至少一个实体包括具有多个晶体管和互连件的单元的规格。多个晶体管中的至少两个晶体管至少经由该互连件串联。晶体管和互连件可以垂直定向以支持垂直电流相对于衬底通过垂直通道。
具有用于垂直纳米实现紧凑串联连接阵列

[发明专利]包括纳米线或2D材料带的集成电路部件的设计工具-CN201580044071.4有效
发明人： V·莫洛兹;J·卡瓦 -专利权人：美商新思科技有限公司
申请日： 2015-06-23 - 公布日： 2020-10-27 - 主分类号： H01L21/00 文献下载
摘要：集成电路设计工具包括单元库。单元库包括用于多个单元的实体，单元库中的实体包括计算机可执行语言的特定单元的规格。单元库中的至少一个实体可以包括具有多个晶体管的存储单元的物理结构和定时参数的规范，多个晶体管中的至少一些晶体管具有包括一个或多个纳米线或2D材料带的相应集合的沟道，并且其中多个晶体管中的一个晶体管的沟道具有的纳米线或2D材料带的数量不同于多个晶体管中的另一晶体管的沟道具有的纳米线或2D材料带的数量。描述了包括存储单元的集成电路。
包括纳米材料集成电路部件设计工具

[发明专利]具有含不同数量的纳米线或2D材料带的晶体管的存储单元和逻辑单元-CN201580044065.9有效
发明人： J·卡瓦;V·莫洛兹 -专利权人：美商新思科技有限公司
申请日： 2015-06-23 - 公布日： 2020-08-25 - 主分类号： H01L21/00 文献下载
摘要：集成电路设计工具包括单元库。单元库包括用于多个单元的实体，单元库中的实体包括计算机可执行语言的特定单元的规格。单元库中的至少一个实体可以包括具有多个晶体管的存储单元的物理结构和定时参数的规范，多个晶体管中的至少一些晶体管具有包括一个或多个纳米线或2D材料带的相应集合的沟道，并且其中多个晶体管中的一个晶体管的沟道具有的纳米线或2D材料带的数量不同于多个晶体管中的另一晶体管的沟道具有的纳米线或2D材料带的数量。描述了包括存储单元的集成电路。
具有不同数量纳米材料晶体管存储单元逻辑

[发明专利]集成电路单元中的纳米线或2D材料带互连件-CN201580044064.4有效
发明人： V·莫洛兹;J·卡瓦 -专利权人：美商新思科技有限公司
申请日： 2015-06-23 - 公布日： 2020-05-08 - 主分类号： H01L21/00 文献下载
摘要：集成电路设计工具包括单元库。单元库包括用于多个单元的实体，单元库中的实体包括计算机可执行语言的特定单元的规格。单元库中的至少一个实体可以包括具有多个晶体管的存储单元的物理结构和定时参数的规范，多个晶体管中的至少一些晶体管具有包括一个或多个纳米线或2D材料带的相应集合的沟道，并且其中多个晶体管中的一个晶体管的沟道具有的纳米线或2D材料带的数量不同于多个晶体管中的另一晶体管的沟道具有的纳米线或2D材料带的数量。描述了包括存储单元的集成电路。
集成电路单元中的纳米材料互连

[发明专利]通过用于3D集成电路的衬底背部连结件的闩锁抑制和衬底噪声耦合降低-CN201380053490.5有效
发明人： J·卡瓦;V·莫洛兹 -专利权人：美商新思科技有限公司
申请日： 2013-08-29 - 公布日： 2018-09-25 - 主分类号： H01L23/48 文献下载
摘要：粗略描述的一种集成电路器件具有完全穿过衬底延伸的导体，其在一端被连接至衬底的顶侧表面并且在另一端被连接至衬底的背侧表面。在各种实施例中，导体与在衬底的背侧上的所有RDL导体绝缘，和/或与3D集成电路结构中的任何下方相邻的芯片上的所有导体和器件特征绝缘。还描述了制造方法。
通过用于集成电路衬底背部连结抑制噪声耦合降低

[发明专利]2D材料超级电容器-CN201680057943.5在审
发明人： J·卡瓦;V·莫洛兹 -专利权人：美商新思科技有限公司
申请日： 2016-07-27 - 公布日： 2018-06-08 - 主分类号： H01G11/12 文献下载
摘要：描述的设备和方法与尺寸较小且具有高能量存储与体积比的电容器能量存储器件相关。电容器器件包括2D材料电极。电容器器件提供非常细的粒度，其具有高堆叠可能性，可用于超级电容器和电容器阵列。设备包括交错的层压2D材料电极层(例如，石墨烯)和介电层(例如，氧化铪)。在一个实施例中，电容器器件包括被9999个Haf层隔开的10000个交错石墨烯层。石墨烯的奇数层电连接至第电容器器件的第一端子，并且石墨烯的偶数层电连接至电容器器件的第二端子。
电容器器件石墨烯超级电容器材料电极电连接交错电容器能量电容器阵列存储器件石墨烯层高能量介电层偶数层奇数层体积比氧化铪层压堆叠隔开可用存储

[发明专利]物联网(IoT)电力和性能管理技术和电路方法-CN201680043113.7在审
发明人： J·卡瓦;T·恩古耶 -专利权人：辛奥普希斯股份有限公司
申请日： 2016-07-19 - 公布日： 2018-05-11 - 主分类号： H03K19/017 文献下载
摘要：在物联网(IoT)设备内降低能量消耗，而不降低相应内部电路系统的操作性能。用于供应所述内部电路系统的第一内部供应电压(VDDa)在空闲状态期间从VDD供应电压降低至更低的电压，从而减少了所述内部电路系统中的泄漏电流。所述第一内部供应电压(VDDa)可以降低至比所述VDD供应电压低一个阈值电压(Vtp)的电压。用于供应所述内部电路系统的第二内部供应电压(VSSa)在所述空闲状态期间从VSS供应电压增加到高于所述VSS供应电压的电压，从而进一步减少了所述内部电路系统中的泄漏电流。所述第二内部供应电压(VSSa)可以增加到比所述VSS供应电压高一个阈值电压(Vtn)的电压。
联网 iot 电力性能管理技术电路方法

[发明专利]具有块间绝缘体的N沟道和P沟道FINFET单元架构-CN201280046836.4有效
发明人： J·卡瓦;V·莫洛兹;D·谢勒卡 -专利权人：美商新思科技有限公司
申请日： 2012-07-23 - 公布日： 2017-03-01 - 主分类号： H01L27/02 文献下载
摘要：一种finFET块架构包括具有第一传导性类型的第一半导体鳍集合和具有第二传导性类型的第二半导体鳍集合。块间绝缘体放置于第一和第二集合的外鳍之间。图案化的栅极导体层包括跨第一块中的鳍的集合延伸而未与块间绝缘体交叉的第一多个栅极迹线和跨第二块中的鳍的集合延伸而未与块间绝缘体交叉的第二多个栅极迹线。在栅极导体层之上的图案化的导体层布置于正交布图图案中并且包括被布置用于连接第一和第二块中的栅极迹线的块间连接器。
具有绝缘体沟道 finfet 单元架构

[发明专利]用于将电压浮置或者将电压施加置集成电路的阱的方法和设备-CN201280058545.7有效
发明人： V·莫洛兹;J·卡瓦;J·D·斯普罗克;R·B·莱弗茨 -专利权人：美商新思科技有限公司
申请日： 2012-10-30 - 公布日： 2014-07-30 - 主分类号： H01L21/8238 文献下载
摘要：在一个阱偏置布置中，不施加阱偏置电压至n阱，并且不施加阱偏置电压至p阱。因为没有施加外部阱偏置电压，n阱和p阱是浮置的，甚至在n阱和p阱中器件操作期间。在另一阱偏置布置中，最低可用电压不施加至p阱，诸如接地电压、或者施加至p阱中n型晶体管的n+掺杂源极区域的电压。这甚至在p阱中n型晶体管操作期间也发生。在又一阱偏置布置中，最高可用电压不施加至n阱，诸如电源电压、或者施加至n阱中p型晶体管的p+掺杂源极区域的电压。这甚至在n阱中p型晶体管操作期间也发生。
用于电压或者施加集成电路方法设备

[发明专利]N沟道和P沟道FINFET单元架构-CN201280046926.3有效
发明人： J·卡瓦;V·莫洛兹;D·谢勒卡 -专利权人：美商新思科技有限公司
申请日： 2012-07-23 - 公布日： 2014-05-28 - 主分类号： H01L29/78 文献下载
摘要：一种适合用于标准单元库的finFET块架构，该finFET块架构基于如下布置，该布置包括在衬底的具有第一传导性类型的第一区域中的第一半导体鳍集合和在衬底的第二区域中的第二半导体鳍集合，第二区域具有第二传导性类型。被布置于第一和第二半导体鳍集合之上的包括在第一和第二区域中的栅极迹线的图案化的栅极导体层用于晶体管栅极。在栅极导体层之上的图案化的导体层布置于正交布图图案中并且可以包括在第一和第二区域中的鳍之上的多个浮动功率总线。
沟道 finfet 单元架构

1
2
下一页»
尾页
共 17 条