“金吉松”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果160个，建议您升级VIP下载更多相关专利

[发明专利]半导体器件及其形成方法-CN201910155808.X有效
发明人： 金吉松;肖芳元;胡友存 -专利权人：中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司
申请日： 2019-03-01 - 公布日： 2023-04-25 - 主分类号： H01L21/311 文献下载
摘要：一种半导体器件及其形成方法，方法包括：在第一区的第二掩膜层中形成第一槽；之后，在第二掩膜层上和第一槽部分区域上形成第一光刻掩膜层，第一光刻掩膜层中具有位于第一槽部分区域上的第一光刻开口，第一光刻开口还在第一方向延伸至第二区上；以第一光刻掩膜层和第二掩膜层为掩膜，在第一区的部分第一掩膜层中注入掺杂离子，在第一区的部分第一掩膜层中形成分割掺杂层，分割掺杂层在第二方向上分割第一槽底部的第一掩膜层；之后，去除第一光刻掩膜层；之后，刻蚀第一槽底部的第一掩膜层，在第一区的第一掩膜层中形成第一中间槽，所述分割掺杂层在第二方向上分割第一中间槽，第二方向与第一方向垂直。所述方法降低了工艺难度。
半导体器件及其形成方法

[发明专利]半导体结构及其形成方法-CN202111216192.6在审
发明人：赵振阳;苏博;金吉松 -专利权人：中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司
申请日： 2021-10-19 - 公布日： 2023-04-21 - 主分类号： H01L27/088 文献下载
摘要：一种半导体结构及其形成方法，其中，方法包括：形成衬底，包括第一区和若干第二区，衬底上具有相互分立的若干初始鳍部；形成第一隔离层以及第一隔离层上的第一掩膜层，第一隔离层和第一掩膜层暴露出若干第二区的若干初始鳍部；在形成第一掩膜层后，以第一掩膜层为掩膜，刻蚀若干第二区上的若干初始鳍部，形成若干中间鳍部；对若干第二区上的中间鳍部和衬底进行离子注入，形成改性区；去除改性区，形成若干鳍部，并且，去除改性区之后，第二区表面具有交替的若干凸起和若干凹陷，第二区表面低于第一区表面，或者第二区表面的最高处齐平于第一区表面；在去除改性区后，在若干第二区表面形成第二隔离层。从而提高了半导体结构的性能和可靠性。
半导体结构及其形成方法

[发明专利]半导体结构及其形成方法、以及掩膜版版图-CN202180053478.9在审
发明人：苏柏青;金吉松;苏柏松;王俊 -专利权人：中芯国际集成电路制造（上海）有限公司;中芯国际集成电路制造（北京）有限公司
申请日： 2021-03-16 - 公布日： 2023-04-21 - 主分类号： H01L29/06 文献下载
摘要：一种半导体结构及其形成方法、以及掩膜版版图，半导体结构包括：基底，包括衬底、以及位于衬底上的多个平行排列的鳍部，衬底包括晶体管单元区，在晶体管单元区中，在与鳍部延伸方向相垂直的方向上，最靠近晶体管单元区边界处的鳍部为边缘鳍部，且边缘鳍部具有朝向晶体管单元区边界的外侧壁；栅极结构，横跨鳍部且覆盖鳍部的部分顶部和部分侧壁，栅极结构至少露出任一边缘鳍部的部分外侧壁。本发明通过使栅极结构至少露出任一边缘鳍部的部分外侧壁，使得被栅极结构所覆盖的边缘鳍部的侧壁面积减小，从而能够在确保晶体管正常工作的情况下，通过调节对外侧壁上的栅极结构的刻蚀量，减小有效沟道宽度，进而提高了调节晶体管的有效沟道宽度的灵活性。
半导体结构及其形成方法以及掩膜版版图

[发明专利]半导体结构及其形成方法-CN202111172658.7在审
发明人： 金吉松 -专利权人：中芯国际集成电路制造（上海）有限公司;中芯国际集成电路制造（北京）有限公司
申请日： 2021-10-08 - 公布日： 2023-04-14 - 主分类号： H01L29/417 文献下载
摘要：一种半导体结构及其形成方法，所述半导体结构包括：器件栅极结构，位于隔离层上且横跨沟道结构；源漏掺杂区，位于器件栅极结构两侧的沟道结构内；源漏接触结构，位于器件栅极结构的两侧，且沿第二方向，源漏接触结构与多个相邻器件区的源漏掺杂区相接触，源漏接触结构包括位于源漏掺杂区上的第一部分、以及沿第二方向位于相邻第一部分之间的隔离层上且与相邻第一部分相连的第二部分，第二部分顶面低于第一部分顶面，从而有利于减小器件栅极结构和源漏接触结构之间的寄生电容，优化半导体结构的性能。
半导体结构及其形成方法

[发明专利]半导体器件及其形成方法-CN202110956190.4在审
发明人：冯霞;金吉松;洪中山;曾红林;陈晓军 -专利权人：中芯国际集成电路制造（上海）有限公司;中芯国际集成电路制造（北京）有限公司
申请日： 2021-08-19 - 公布日： 2023-04-07 - 主分类号： H01L31/0216 文献下载
摘要：一种半导体器件及其形成方法，形成方法包括：提供衬底，衬底顶部形成有介电层，介电层中形成开口，开口贯穿介电层，并延伸至部分厚度的衬底中；在开口中形成光电层；去除光电层侧部的部分厚度的介电层，在介电层中形成环绕光电层的沟槽，且沟槽露出光电层；形成覆盖介电层和光电层的覆盖层，覆盖层还填充于沟槽内。所述沟槽的形成，使得光电层四周的填充角度变大，相应提高了所述覆盖层在介电层和光电层之间的填充效果，从而降低所述覆盖层中产生空洞缺陷的概率，进而有利于提高半导体器件的性能(例如，可靠性性能)。
半导体器件及其形成方法

[发明专利]半导体结构及其形成方法-CN202110969027.1在审
发明人： 金吉松 -专利权人：中芯国际集成电路制造（上海）有限公司;中芯国际集成电路制造（北京）有限公司
申请日： 2021-08-23 - 公布日： 2023-04-04 - 主分类号： H01L27/088 文献下载
摘要：一种半导体结构及其形成方法，半导体结构包括：多个鳍部，分立于衬底上；隔离层，位于衬底上且围绕鳍部，隔离层顶面低于鳍部顶面；器件栅极结构，位于器件单元区的隔离层上且横跨鳍部；源漏掺杂区，位于器件栅极结构两侧的器件单元区的鳍部中；隔断结构，沿鳍部的延伸方向位于相邻器件单元区的源漏掺杂区之间，且至少贯穿相邻器件单元区之间的由隔离层露出的鳍部，隔断结构与相邻器件单元区的器件栅极结构之间平行间隔排列；隔断结构包括导电层以及位于导电层的侧壁和底部的介质结构。隔断结构还包括导电层，使得隔断结构能够用于作为连接导线，以实现不同器件结构之间的电连接，增加了隔断结构的功能多样性以及半导体结构的连线自由度。
半导体结构及其形成方法

[发明专利]半导体结构及其形成方法-CN202111129827.9在审
发明人： 金吉松 -专利权人：中芯国际集成电路制造（上海）有限公司;中芯国际集成电路制造（北京）有限公司
申请日： 2021-09-26 - 公布日： 2023-03-31 - 主分类号： H01L27/092 文献下载
摘要：一种半导体结构及其形成方法，半导体结构包括：下层器件结构，包括基底、以及位于基底上的第一N型晶体管和第一P型晶体管，第一N型晶体管和第一P型晶体管包括第一栅极结构、第一源极、第一漏极和第一沟道层，下层器件结构具有背向基底的键合面；一个或多个堆叠于键合面上的上层器件结构，包括第二N型晶体管和第二P型晶体管，第二N型晶体管和第二P型晶体管包括第二栅极结构、第二源极、第二漏极和第二沟道层；键合层，位于相邻下层器件结构和上层器件结构和/或相邻上层器件结构之间。本发明能够实现不限层数的电路堆叠的效果，有利于节约半导体结构的占用面积。
半导体结构及其形成方法

[发明专利]半导体结构及其形成方法-CN201910954848.0有效
发明人： 金吉松 -专利权人：中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司
申请日： 2019-10-09 - 公布日： 2023-03-24 - 主分类号： H10N50/01 文献下载
摘要：一种半导体结构及其形成方法，其中方法包括：提供基底，基底内具有第一导电层，第一导电层沿第一方向延伸，第一导电层沿第二方向排列；在第一导电层表面和基底表面形成初始磁隧道结构；在初始磁隧道结构内形成第一沟槽和第二沟槽，第二沟槽沿第一方向延伸，第一沟槽位于相邻第二沟槽之间，第一沟槽沿第二方向延伸，且第一沟槽沿第一方向具有第一尺寸，第二沟槽沿第二方向具有第二尺寸，第一尺寸小于第二尺寸；在第一沟槽内和第二沟槽侧壁表面形成掩膜层，且掩膜层填充满第一沟槽；以掩膜层为掩膜，刻蚀初始磁隧道结构，直至暴露出基底表面，在第一导电层表面形成磁隧道结构。所述方法形成的半导体结构的性能较好。
半导体结构及其形成方法

[发明专利]半导体结构及其形成方法-CN202111039700.8在审
发明人：亚伯拉罕·庾;施雪捷;金吉松 -专利权人：中芯国际集成电路制造（上海）有限公司;中芯国际集成电路制造（北京）有限公司
申请日： 2021-09-06 - 公布日： 2023-03-10 - 主分类号： H01L21/8238 文献下载
摘要：一种半导体结构及其形成方法，其中，所述半导体结构包括：沟道结构，包括间隔悬空设置于所述第一凸起部上方的第一沟道结构，所述第一沟道结构包括一个或多个依次间隔设置的第一沟道层，所述第一沟道层在沿垂直于衬底表面的方向堆叠；且沿所述第一凸起部的排列方向，所述第一沟道层为具有111晶面的波浪形结构，在半导体领域中，PMOS器件的沟道在111晶面的空穴迁移率，大于在100晶面的空穴迁移率，从而本发明实施例能够为PMOS器件提供具有111晶面的沟道，有利于提高PMOS器件的沟道迁移率，并且，所述第一沟道层为波浪形结构，还有利于增大PMOS器件的有效沟道宽度；综上，本发明实施例有利于提升半导体结构的性能。
半导体结构及其形成方法

[发明专利]SRAM单元及其形成方法、以及SRAM存储器件-CN202111045702.8在审
发明人： 金吉松 -专利权人：中芯国际集成电路制造（上海）有限公司;中芯国际集成电路制造（北京）有限公司
申请日： 2021-09-07 - 公布日： 2023-03-10 - 主分类号： H10B10/00 文献下载
摘要：一种SRAM单元及其形成方法、以及SRAM存储器件，方法包括：在形成源漏掺杂区后，对栅极结构及其下方的沟道结构进行切断处理，沿栅极结构延伸方向，去除位于上拉区和传输区之间、及延伸位于传输区的部分数量第二沟道结构上方的预设栅极结构、以及预设栅极结构下方的部分数量第二沟道结构，在传输区的第二沟道结构内形成切断开口，从而调整传输区的第二沟道结构数量，相应调整传输门晶体管的有效沟道宽度，进而调整传输门晶体管和下拉晶体管的饱和电流比例，相应调整SRAM器件的读写裕度；并且，利用栅极切断的工艺对传输器的第二沟道结构进行切断，以调整传输区的第二沟道结构数量，不仅有利于提高工艺兼容性和整合度，而且还有利于节省光罩、降低成本。
sram 单元及其形成方法以及存储器件

[发明专利]半导体结构及其形成方法-CN202110969140.X在审
发明人： 金吉松 -专利权人：中芯国际集成电路制造（上海）有限公司;中芯国际集成电路制造（北京）有限公司
申请日： 2021-08-23 - 公布日： 2023-02-24 - 主分类号： H01L29/06 文献下载
摘要：一种半导体结构及其形成方法，方法包括：在栅极结构两侧的沟道结构中形成源漏凹槽；在源漏凹槽的底部形成牺牲外延层；在牺牲外延层上形成位于源漏凹槽内的源漏掺杂层；去除牺牲外延层，在源漏掺杂层的下方与凸起部之间形成空隙，从而实现源漏掺杂层与其下方凸起部之间的隔离，有利于防止在源漏掺杂层下方的凸起部内形成寄生器件，相应减小半导体结构的漏电流；牺牲外延层为外延层材料，在源漏凹槽的底部形成牺牲外延层后，相应能够以牺牲外延层为基础，利用外延工艺，在牺牲外延层上形成位于源漏凹槽内的源漏掺杂层，有利于防止对形成源漏掺杂层的外延工艺产生不利影响、保障源漏掺杂层的外延生长质量，优化了半导体结构的性能。
半导体结构及其形成方法

[发明专利]半导体结构-CN202110919497.7在审
发明人： 金吉松 -专利权人：中芯国际集成电路制造（上海）有限公司;中芯国际集成电路制造（北京）有限公司
申请日： 2021-08-11 - 公布日： 2023-02-17 - 主分类号： H10B10/00 文献下载
摘要：一种半导体结构，包括：衬底；位于衬底上的多个沟道结构，沟道结构彼此之间相互分立，沟道结构沿衬底朝第一方向排列；衬底沿多个沟道结构的排列方向上包括相邻的第一区域和第二区域，第一区域和第二区域分别用于形成第一晶体管和第二晶体管；隔离层，位于沟道结构与沟道结构之间；栅极结构，位于衬底上且横跨彼此分立的沟道结构，栅极结构彼此之间相互分立，栅极结构沿第二方向排列；栅极结构的延伸方向与沟道结构的延伸方向非垂直，第一方向与第二方向非垂直；源漏掺杂区，位于第一区域和第二区域的栅极结构两侧的沟道结构内。本发明实施例通过调整栅极结构与沟道结构的延伸方向之间的夹角，有利于实现器件尺寸的微缩，优化半导体结构的性能。
半导体结构

[发明专利]静态随机存取存储器及其形成方法-CN202110856135.8在审
发明人： 金吉松 -专利权人：中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司
申请日： 2021-07-28 - 公布日： 2023-02-07 - 主分类号： H10B10/00 文献下载
摘要：一种静态随机存取存储器及其形成方法，包括基底；位于基底上的若干静态随机存取存储器单元，静态随机存取存储器单元中包括若干沟道层、若干栅极结构以及若干源漏掺杂层；位于基底上的第一介质层；第一导电结构，第一导电结构与部分栅极结构以及部分源漏掺杂层电连接；共享导电结构，共享导电结构包括第二导电结构以及位于第二导电结构上的共享导电层，共享导电结构的顶部表面低于第一导电结构的顶部表面。由于共享导电结构的顶部表面低于第一导电结构的顶部表面，使得在后续形成的电源导电层具有更大的形成空间，进而增大电源导电层的工艺窗口，降低电源导电层与后续形成的第二上拉导电层之间的接触电阻，有效提升静态随机存取存储器的性能。
静态随机存取存储器及其形成方法

[发明专利]半导体结构及其形成方法-CN202110829058.7在审
发明人： 金吉松 -专利权人：中芯国际集成电路制造（上海）有限公司;中芯国际集成电路制造（北京）有限公司
申请日： 2021-07-22 - 公布日： 2023-02-03 - 主分类号： H01L27/088 文献下载
摘要：一种半导体结构及其形成方法，第一晶体管结构包括第一沟道层、第一栅电极层、以及第一源漏掺杂层，第一沟道层沿第一方向延伸，第一栅电极层沿第二方向延伸，且第一方向和第二方向具有第一夹角，第一晶体管结构具有位于第一栅电极层一侧的键合面；键合层，位于第一晶体管结构的键合面上；第二晶体管结构，位于键合层上，第二晶体管结构包括第二沟道层、第二栅电极层、以及第二源漏掺杂层，第二沟道层沿第三方向延伸，第二栅电极层沿第四方向延伸，且第三方向和第四方向具有第二夹角，第二夹角与所述第一夹角不相等。第一晶体管结构中的第一栅电极层和第一源漏掺杂层均被第二晶体管结构完全遮挡的概率较低，有利于节约所述半导体结构的占用面积。
半导体结构及其形成方法

[发明专利]半导体结构及其形成方法-CN202110811957.4在审
发明人： 金吉松 -专利权人：中芯国际集成电路制造（上海）有限公司;中芯国际集成电路制造（北京）有限公司
申请日： 2021-07-19 - 公布日： 2023-01-24 - 主分类号： H01L27/088 文献下载
摘要：一种半导体结构及其形成方法，半导体结构包括：基底，包括衬底以及凸立于衬底的多个鳍部，衬底沿多个鳍部的排列方向上包括相邻的第一区域和第二区域；其中，沿鳍部的排列方向上，第一区域的鳍部朝向远离第二区域的一侧倾斜，第二区域的鳍部朝向远离第一区域的一侧倾斜；隔离层，位于衬底上且围绕鳍部，隔离层覆盖鳍部的部分侧壁；栅极结构，位于隔离层上且横跨鳍部；第一源漏掺杂区，位于第一区域的栅极结构两侧的鳍部内；第二源漏掺杂区，位于第二区域的栅极结构两侧的鳍部内，沿鳍部的排列方向上，第二源漏掺杂区与第一源漏掺杂区之间具有间隔。本发明实施例降低第一源漏掺杂区和第二源漏掺杂区之间发生桥接的几率。
半导体结构及其形成方法