“范让萱”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果18个，建议您升级VIP下载更多相关专利

[发明专利]IGBT器件及其制造方法-CN202210366889.X在审
发明人： 范让萱;缪进征;王鹏飞;刘磊;龚轶 -专利权人：苏州东微半导体股份有限公司
申请日： 2022-04-08 - 公布日： 2023-10-24 - 主分类号： H01L29/739 文献下载
摘要：本发明实施例提供的一种IGBT器件，包括n型半导体层，在所述n型半导体层内形成的：p型集电极区；位于所述p型集电极区之上的n型场截止区；位于所述n型场截止区之上的n型漂移区；延伸入所述n型漂移区内的若干个沟槽，所述沟槽包括上部的第一沟槽和下部的第二沟槽，所述第一沟槽的宽度大于所述第二沟槽的宽度；位于所述第二沟槽内的p型柱；位于所述第一沟槽内且位于所述p型柱上方的绝缘介质层；位于所述第一沟槽内且靠近所述第一沟槽的侧壁位置处的栅氧化层和栅极；位于相邻的所述第一沟槽之间的p型体区，位于所述p型体区内的n型发射极区；位于所述p型体区下方且位于相邻的所述沟槽之间的n型电荷存储区。
igbt 器件及其制造方法

[发明专利]碳化硅二极管及其制造方法-CN202210276766.7在审
发明人： 范让萱;缪进征;王鹏飞 -专利权人：苏州东微半导体股份有限公司
申请日： 2022-03-21 - 公布日： 2023-09-29 - 主分类号： H01L29/06 文献下载
摘要：本发明实施例提供的一种碳化硅二极管，包括：阴极金属层；位于所述阴极金属层之上的n型碳化硅层；位于所述n型碳化硅层内的若干个沟槽，所述沟槽的内壁截面成弧形；位于所述n型碳化硅层内且位于所述沟槽下方的p型掺杂区；覆盖所述n型碳化层的表面及所述沟槽内壁的阳极金属层。本发明在不提高碳化硅二极管芯片面积的条件下可以显著增加肖特基接触面积，在保持碳化硅二极管反向漏电不变的情况下能够降低碳化硅二极管的正向压降，从而提高碳化硅二极管的开关效率并降低能耗。
碳化硅二极管及其制造方法

[发明专利]碳化硅器件及其制造方法-CN202210280761.1在审
发明人： 范让萱;缪进征;王鹏飞 -专利权人：苏州东微半导体股份有限公司
申请日： 2022-03-21 - 公布日： 2023-09-29 - 主分类号： H01L29/423 文献下载
摘要：本发明实施例提供的一种碳化硅器件，包括：n型碳化硅层；位于所述n型碳化硅层内的若干个栅沟槽；位于所述栅沟槽内的一侧的第一栅极，位于所述栅沟槽内的另一侧的第二栅极，所述第一栅极和所述第二栅极通过栅介质层与所述n型碳化硅层隔离；位于所述n型碳化硅层内且介于相邻的所述栅沟槽之间的p型体区；位于所述p型体区内的n型源区；位于所述n型碳化硅层内且靠近所述第二栅极一侧并与所述p型体区连接的p+区域，所述p+区域从所述栅沟槽的侧壁位置处延伸至所述栅沟槽的底部。本发明能够有效降低栅沟槽底部拐角处的电场强度，提高碳化硅器件的可靠性。
碳化硅器件及其制造方法

[发明专利]碳化硅器件终端结构及其制造方法-CN202210281170.6在审
发明人： 范让萱;缪进征;王鹏飞 -专利权人：苏州东微半导体股份有限公司
申请日： 2022-03-21 - 公布日： 2023-09-29 - 主分类号： H01L29/06 文献下载
摘要：本发明实施例提供的一种碳化硅器件终端结构，包括：n型碳化硅层；位于所述n型碳化硅层内的一个第一沟槽以及位于所述第一沟槽一侧的至少一个第二沟槽；所述第一沟槽和所述第二沟槽的侧壁在垂直方向上均至少分成两段且呈阶梯状台阶，所述第一沟槽和所述第二沟槽的横向宽度在垂直方向上均自上而下逐步变小；位于所述n型碳化硅层内的靠近所述第一沟槽侧壁及底部的第一p型区和靠近所述第二沟槽侧壁及底部的第二p型区；覆盖所述n型碳化硅层表面并填充所述第一沟槽和所述第二沟槽的绝缘层；位于所述绝缘层上且覆盖部分所述第一沟槽的金属层。本发明实施例的碳化硅器件终端结构具有面积小、稳定性高的优点。
碳化硅器件终端结构及其制造方法

[发明专利]碳化硅器件的制造方法-CN202210282247.1在审
发明人： 范让萱;缪进征;王鹏飞 -专利权人：苏州东微半导体股份有限公司
申请日： 2022-03-21 - 公布日： 2023-09-29 - 主分类号： H01L21/28 文献下载
摘要：本发明实施例提供的一种碳化硅器件的制造方法，包括：在n型碳化硅层上形成硬掩膜层，通过光刻工艺定义出栅沟槽的位置，然后对硬掩膜层进行刻蚀并以剩余的硬掩膜层为掩膜，通过各向异性刻蚀和各向同性刻蚀相结合的方法在n型碳化硅层内形成栅沟槽；进行垂直的p型离子注入和倾斜的p型离子注入，在n型碳化硅层内形成p+区域，p+区域位于栅沟槽的一侧并从栅沟槽的侧壁位置处延伸至栅沟槽的底部；在栅沟槽的表面形成栅介质层，然后淀积一层导电层并回刻，在栅沟槽的侧壁处形成栅极。本发明使用刻蚀形成栅沟槽的硬掩膜层来实现p+区域的自对准离子注入和栅极的自对准刻蚀，可大幅精简制造工艺，降低制造成本。
碳化硅器件制造方法

[发明专利]沟槽栅MOSFET及其制造方法-CN201810984537.4有效
发明人：石磊;缪进征;范让萱 -专利权人：上海华虹宏力半导体制造有限公司
申请日： 2018-08-28 - 公布日： 2021-11-05 - 主分类号： H01L29/78 文献下载
摘要：本发明公开了一种沟槽栅MOSFET，在半导体衬底中形成有多个穿过阱区的沟槽；沟槽的宽度由第一开口定义，第一开口由硬质掩膜层光刻刻蚀形成；在沟槽中填充有由多晶硅组成的多晶硅栅；在多晶硅栅顶部的第一开口中填充有第一介质层，在第一介质层的自对准定义下第一开口之间的硬质掩膜层被去除并形成第二开口；在第二开口的内侧面自对准形成有第一内侧墙，第一内侧墙将第二开口缩小为第三开口；第三开口底部还穿过源区并延伸到阱区中，在第三开口中填充有金属层从而在源区顶部自对准形成源接触孔。本发明公开了一种沟槽栅MOSFET的制造方法。本发明使器件各单元结构之间的步进尺寸缩小，从而提高沟槽栅MOSFET的集成度。
沟槽 mosfet 及其制造方法

[发明专利]沟槽MOSFET及其制造方法-CN201810920140.9有效
发明人： 范让萱;缪进征 -专利权人：上海华虹宏力半导体制造有限公司
申请日： 2018-08-14 - 公布日： 2021-08-24 - 主分类号： H01L29/78 文献下载
摘要：本发明公开了一种沟槽MOSFET，沟槽MOSFET由多个器件单元结构组成，沟槽栅的沟槽采用硬质掩膜层定义，在沟槽刻蚀之后通过对硬质掩膜层进行横向刻蚀能实现对沟槽之间的穿过源区的第一接触孔的自对准定义，第一接触孔的自对准定义是通过在沟槽中填充多晶硅之后进行以多晶硅栅为掩膜的硬质掩膜层和栅氧化层的刻蚀、以栅氧化层为掩膜的硅刻蚀和以栅氧化层为掩膜的自对准金属硅化物的形成来实现。本发明还公开了一种沟槽MOSFET的制造方法。本发明能在沟槽栅之间自对准定义出穿过源区的接触孔，能缩小器件的尺寸，增加沟道密度并降低导通电阻。
沟槽 mosfet 及其制造方法

[发明专利]沟槽MOSFET及其制造方法-CN201810919959.3有效
发明人： 范让萱;缪进征 -专利权人：上海华虹宏力半导体制造有限公司
申请日： 2018-08-14 - 公布日： 2021-08-24 - 主分类号： H01L29/06 文献下载
摘要：本发明公开了一种沟槽MOSFET，沟槽MOSFET由多个器件单元结构组成，沟槽栅的沟槽采用硬质掩膜层定义，在沟槽刻蚀之后通过对硬质掩膜层进行横向刻蚀能实现对沟槽之间的穿过源区的第一接触孔的自对准定义，第一接触孔的自对准定义是通过在沟槽中填充多晶硅之后进行以多晶硅栅为掩膜的硬质掩膜层和栅氧化层的刻蚀、以栅氧化层为掩膜的硅刻蚀和以栅氧化层为掩膜在第一接触孔的开口中填充多晶硅来实现。本发明还公开了一种沟槽MOSFET的制造方法。本发明能在沟槽栅之间自对准定义出穿过源区的接触孔，能缩小器件的尺寸，增加沟道密度并降低导通电阻。
沟槽 mosfet 及其制造方法

[发明专利]沟槽栅超结器件及其制造方法-CN201710388218.2有效
发明人： 范让萱;缪进征 -专利权人：上海华虹宏力半导体制造有限公司
申请日： 2017-05-27 - 公布日： 2020-09-29 - 主分类号： H01L29/78 文献下载
摘要：本发明公开了一种沟槽栅超结器件，包括：超结结构的第二导电类型柱由填充于形成于第一导电类型外延层中的超结沟槽中的第二导电类型外延层组成；沟槽栅的栅极沟槽为通过对超结沟槽顶部的第二导电类型外延层进行回刻形成，使得栅极沟槽和超结沟槽呈自对准结构，沟槽栅和第二导电类型柱呈自对准结构，从而消除沟槽栅对超结结构的步进的影响。本发明还公开了一种沟槽栅超结器件的制造方法。本发明能缩小超结结构的步进尺寸，能节省一层栅极沟槽对应的光罩，从而能降低成本，能降低器件的正向导通电阻。
沟槽栅超结器件及其制造方法

[发明专利]屏蔽栅沟槽MOSFET及其制造方法-CN201711234704.5有效
发明人： 范让萱 -专利权人：上海华虹宏力半导体制造有限公司
申请日： 2017-11-30 - 公布日： 2020-09-25 - 主分类号： H01L21/336 文献下载
摘要：本发明公开了一种屏蔽栅沟槽MOSFET，栅极结构的沟槽中形成有底部氧化层和屏蔽多晶硅，屏蔽多晶硅在将沟槽完全填充的基础上回刻到和沟槽的顶部表面相平，屏蔽多晶硅顶部两侧的底部氧化层被自对准刻蚀后形成的顶部沟槽，顶部沟槽还包括进行硅的各向同性刻蚀后形成扩大结构，硅的各向同性刻蚀将尖角缺陷钝化且使顶部沟槽变换为顶部开口大底部开口小的结构，使和栅氧化层同时形成的多晶硅间隔离氧化层在顶部沟槽的底部角落的厚度增加以及使多晶硅栅具有无缝隙填充结构。本发明还提供一种屏蔽栅沟槽MOSFET的制造方法。本发明能消除屏蔽多晶硅的尖角缺陷并防止由尖角缺陷产生的击穿，能降低器件的栅源漏电，还能提高多晶硅栅的可靠性。
屏蔽沟槽 mosfet 及其制造方法

[发明专利]屏蔽栅沟槽MOSFET及其制造方法-CN201710629765.5有效
发明人： 范让萱;缪进征 -专利权人：上海华虹宏力半导体制造有限公司
申请日： 2017-07-28 - 公布日： 2020-04-10 - 主分类号： H01L29/423 文献下载
摘要：本发明公开了一种屏蔽栅沟槽MOSFET，栅极沟槽包括顶部沟槽和底部沟槽，多晶硅栅形成于顶部沟槽的两侧，源极多晶硅位于栅极沟槽中间并纵向贯穿整个栅极沟槽，在各栅极结构之间的半导体衬底表面形成有沟道区以及在沟道区表面形成有源区；顶部沟槽的一侧的多晶硅栅连接到由正面金属层组成的栅极，另一侧的多晶硅栅和源区一起通过第二接触孔连接到源极，形成降低器件的栅漏电容的结构，通过第二接触孔减少栅极沟槽之间的间距并降低器件的导通电阻并形成导通电阻补偿结构。本发明还公开了一种屏蔽栅沟槽MOSFET的制造方法。本发明能减少栅漏电容，提高器件的开关速度，还能缩小单元器件的尺寸，提高集成度。
屏蔽沟槽 mosfet 及其制造方法

[发明专利]具有屏蔽栅的沟槽栅器件的制造方法-CN201710116796.0有效
发明人： 范让萱 -专利权人：上海华虹宏力半导体制造有限公司
申请日： 2017-03-01 - 公布日： 2019-12-10 - 主分类号： H01L21/336 文献下载
摘要：本发明公开了一种具有屏蔽栅的沟槽栅器件的制造方法，包括步骤：第一外延层并光刻刻蚀形成沟槽；依次形成第一氧化层和第一层多晶硅；对第一层多晶硅进行回刻得到多晶硅屏蔽栅；进行HDP CVD淀积第二氧化层将沟槽的顶部部分填充；进行氧化层的湿法回刻使沟槽中仅在多晶硅屏蔽栅的表面保留部分厚度的第二氧化层；进行HDP CVD淀积第三氧化层将沟槽的顶部进行无空洞完全填充；进行氧化层的湿法回刻形成由保留于多晶硅屏蔽栅表面的第二和三氧化层叠加的多晶硅间隔离氧化层；形成栅介质层；形成第二层多晶硅并组成多晶硅栅。本发明提高多晶硅间隔离氧化层的厚度均匀性以及防止空洞的产生，提高多晶硅间隔离氧化层的隔离性能。
具有屏蔽沟槽器件制造方法

[发明专利]沟槽MOSFET及其制造方法-CN201610374766.5有效
发明人： 范让萱;缪进征 -专利权人：上海华虹宏力半导体制造有限公司
申请日： 2016-05-31 - 公布日： 2019-06-11 - 主分类号： H01L21/336 文献下载
摘要：本发明公开了一种沟槽MOSFET，多晶硅栅的顶部表面和定义沟槽的硬质掩模层顶部表面相平且在硬质掩模层去除后形成多晶硅栅顶部凸出结构；第一介质层淀积和回刻后在电流流动区的多晶硅栅的顶部凸出部分的两侧形成第一介质层侧墙，栅极引起区的多晶硅栅顶部的第一介质层被去除；以第一介质层回刻后的图形为自对准条件进行硅回刻并在硅回刻区域填充有金属硅化物接触层；各多晶硅栅通过顶部金属硅化物接触层形成互连能降低栅极电阻，源区和多晶硅栅的金属硅化物接触层之间通过侧墙自对准隔离结构能够降低栅源漏电，金属硅化物接触层的形成区域由第一介质层自对准定义，能够减小沟槽的步进。本发明还公开了一种沟槽MOSFET的制造方法。
沟槽 mosfet 及其制造方法

[发明专利]屏蔽栅沟槽MOSFET的制造方法-CN201610373504.7有效
发明人： 范让萱;缪进征 -专利权人：上海华虹宏力半导体制造有限公司
申请日： 2016-05-31 - 公布日： 2019-04-09 - 主分类号： H01L21/336 文献下载
摘要：本发明公开了一种屏蔽栅沟槽MOSFET的制造方法，包括步骤：形成硬质掩模层并定义出栅极形成区域；采用各向异性加各向同性刻蚀形成顶部沟槽；形成氧化阻挡层；对氧化阻挡层进行回刻，之后进行各向异性刻蚀形成底部沟槽；进行热氧化自对准形成底部氧化层；去除氧化阻挡层；形成栅介质层；形成第一多晶硅层；对第一多晶硅层进行回刻，回刻后第一多晶硅层分别组成多晶硅栅和底部屏蔽多晶硅；形成多晶硅间隔离介质层；对多晶硅间隔离介质层进行回刻；形成第二多晶硅层并和底部屏蔽多晶硅叠加形成屏蔽多晶硅。本发明能在降低器件的阈值电压的同时降低器件的栅源漏电。
屏蔽沟槽 mosfet 制造方法

[发明专利]具有屏蔽栅的沟槽分离侧栅MOSFET的制造方法-CN201510992756.3有效
发明人： 范让萱;缪进征 -专利权人：上海华虹宏力半导体制造有限公司
申请日： 2015-12-25 - 公布日： 2018-10-26 - 主分类号： H01L21/336 文献下载
摘要：本发明公开了一种具有屏蔽栅的沟槽分离侧栅MOSFET的制造方法，包括步骤：在半导体衬底中进行阱区和源区的注入并退火推进；形成硬质掩模层并进行光刻刻蚀工艺定义出栅极形成区域；进行第一次各向异性刻蚀形成沟槽，进行第二次各向同性刻蚀将沟槽的宽度和深度增加；形成栅介质层和栅极金属层；对栅极金属层进行回刻；对沟槽底部的半导体衬底进行各向异性刻蚀形成深沟槽；在深沟槽的内部表面以及栅极金属层侧面同时形成氧化层；进行源屏蔽金属层生长。本发明能降低栅极电阻、减少RC延迟以拓展器件在高频电路中的应用，能减少热过程工艺步骤、缩短产品制造周期、能减小栅漏电容，能提高栅源隔离氧化层的厚度、减少栅源漏电。
具有屏蔽沟槽分离 mosfet 制造方法

1
2
下一页»
尾页
共 18 条