“稻场恒夫”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果10个，建议您升级VIP下载更多相关专利

[发明专利]半导体存储器件-CN202210811300.2在审
发明人：青木健;和田政春;石坂守;稻场恒夫 -专利权人：铠侠股份有限公司
申请日： 2022-07-11 - 公布日： 2023-06-20 - 主分类号： H01L23/50 文献下载
摘要：实施方式的半导体存储器件具备存储单元阵列。存储单元阵列具备多个子阵列。子阵列具备多个存储部、与多个存储部电连接的多个第1半导体层、分别与多个第1半导体层相对向的多个第1栅电极、与多个第1半导体层电连接的第1布线、与多个第1栅电极连接的多条第2布线、与多条第2布线的第1端部电连接的多个第2半导体层、与多个第2半导体层相对向的多个第2栅电极以及与多个第2半导体层电连接的第3布线。存储单元阵列具备跨多个子阵列而在一个方向上延伸、与多个第2栅电极连接的多条第4布线。
半导体存储器件

[发明专利]电阻变化型存储器-CN201810113348.X有效
发明人：犬塚雄贵;稻场恒夫;宫崎隆行;杉本刚士 -专利权人：铠侠股份有限公司
申请日： 2018-02-05 - 公布日： 2022-11-04 - 主分类号： G11C13/00 文献下载
摘要：实施方式提供一种能够提高可靠性的电阻变化型存储器。实施方式的电阻变化型存储器包含：存储单元，设置在第1及第2位线与字线之间；第1晶体管，设置在第1位线与衬底(90)之间，且连接在选择栅极线(SGa)；第2晶体管，设置在第2位线与衬底(90)之间，且连接在选择栅极线(SGb)；以及第3晶体管，连接在与第1选择栅极线(SGa)相邻的虚设选择栅极线(DSG)。在选择了选择栅极线(SGa)的情况下，将电压VSG施加至选择栅极线(SGa)，将电压VSGA(＜VSG)施加至虚设选择栅极线(DSG)。在选择了选择栅极线(SGb)的情况下，将电压VSGA或电压VSGU施加至选择栅极线(SGa)，将电压VSGU施加至虚设选择栅极线(DSG)。
电阻变化存储器

[发明专利]存储装置及存储装置的制造方法-CN202080069825.2在审
发明人：岡嶋睦;稻场恒夫;间下浩充 -专利权人：铠侠股份有限公司
申请日： 2020-02-26 - 公布日： 2022-05-13 - 主分类号： H01L21/8242 文献下载
摘要：本发明的实施方式的存储装置包含：衬底上方的位线；第1晶体管，包含所述衬底与所述位线中间的第1半导体层、以及隔着第1栅极绝缘层与所述第1半导体层的侧面对向的第1栅极电极；所述第1晶体管与所述衬底中间的第1存储器元件；连接于所述第1栅极电极的第1字线；第2晶体管，包含所述衬底与所述位线中间的第2半导体层、以及隔着第2栅极绝缘层与所述第2半导体层的侧面对向的第2栅极电极；所述第2晶体管与所述衬底中间的第2存储器元件；及第2字线，在相对于所述衬底的表面平行的方向上与所述第1字线相邻，且连接于所述第2栅极电极。所述第2半导体层在相对于所述衬底的表面平行且与所述第1方向交叉的第2方向上与所述第1半导体层相邻。
存储装置制造方法

[发明专利]半导体存储装置-CN201710734255.4有效
发明人： 稻场恒夫 -专利权人：铠侠股份有限公司
申请日： 2017-08-24 - 公布日： 2022-03-01 - 主分类号： G11C11/16 文献下载
摘要：实施方式提供能够抑制读出干扰的产生的半导体存储装置。实施方式的半导体存储装置具备：包括第1阻变型存储元件R和第1晶体管ST的第1存储器单元MC；与所述第1晶体管的控制端子电连接的第1字线SWL；以及在读出时，在第1期间对所述第1字线施加第1电压，在所述第1期间后的第2期间对所述第1字线施加比所述第1电压大的第2电压的第1电路。
半导体存储装置

[发明专利]半导体存储装置-CN201710702794.X有效
发明人： 稻场恒夫;岸达也;中山昌彦 -专利权人：铠侠股份有限公司
申请日： 2017-08-16 - 公布日： 2022-02-25 - 主分类号： G11C11/15 文献下载
摘要：实施方式提供一种半导体存储装置，能够缩短在写入后到能够执行接下来的写入或者读出为止的时间。实施方式的半导体存储装置具备：磁阻效应元件(22)，其具有存储层(23)、参考层(25)以及配置于存储层与参考层之间的中间层(24)；偏移调整层(27)，其配置在参考层的与中间层相反的一侧；耦合层(26)，其配置在参考层与偏移调整层之间；写入电路(13)，其对磁阻效应元件施加电压。参考层和偏移调整层反铁磁性耦合，参考层、耦合层以及偏移调整层构成SAF构造，写入电路在使磁阻效应元件从第1电阻值转变为比第1电阻值大的第2电阻值的写入中，对磁阻效应元件施加第1电压和极性与第1电压相反的第2电压。
半导体存储装置

[发明专利]半导体存储装置-CN202010698665.X在审
发明人：和田政春;岡嶋睦;稻场恒夫;宫野信治 -专利权人：铠侠股份有限公司
申请日： 2020-07-20 - 公布日： 2021-07-20 - 主分类号： H01L27/108 文献下载
摘要：根据一实施方式，半导体存储装置具备：第1区域，包含第1存储单元阵列；第2区域，与第1区域并列设置；及第3区域，与第2区域并列设置，且包含第2存储单元阵列。第1及第2存储单元阵列分别具备：场效应晶体管，设置在半导体衬底的上方，且包含栅极、源极及漏极，栅极连接于第1配线，源极或漏极中的一者连接于第2配线；及电容器，包含连接于场效应晶体管的源极或漏极中的另一者的第1电极、与第1电极对向的第2电极、以及连接于第2电极并且延伸到第2区域的第3电极，且设置在场效应晶体管的下方。第2区域具备连接第1及第2存储单元阵列的第3电极的电导体。
半导体存储装置

[发明专利]半导体存储装置-CN202010723411.9在审
发明人： 稻场恒夫 -专利权人：铠侠股份有限公司
申请日： 2020-07-24 - 公布日： 2021-06-29 - 主分类号： H01L27/108 文献下载
摘要：本实施方式的半导体存储装置具有：多条第1布线，设置在半导体衬底的表面上方，且在第1方向延伸；及多条第2布线，设置在多条第1布线的上方，且向相对于第1方向交叉的第2方向延伸。多个电容器元件在从半导体衬底的表面上方观察时，每隔1个地配置在多条第1布线与多条第2布线的交叉区域。多个晶体管分别对应地设置在多个电容器元件上。第1方向上相邻的2个电容器元件间的第1间隔窄于第2方向上相邻的2个电容器元件间的第2间隔。
半导体存储装置

[发明专利]存储装置-CN201710080698.6有效
发明人：岸达也;稻场恒夫;渡边大辅;中山昌彦;尾形诚之;都甲大;相川尚德;小濑木淳一;永濑俊彦;李永民;泽田和也 -专利权人：东芝存储器株式会社
申请日： 2017-02-15 - 公布日： 2021-01-15 - 主分类号： G11C11/16 文献下载
摘要：根据实施方式，存储装置包括磁阻元件和写入电路，所述磁阻元件包括第1磁性层、第2磁性层以及设置在所述第1磁性层与所述第2磁性层之间的非磁性层，所述写入电路控制第1写入和第2写入，使电流脉冲在所述磁阻元件中流动，所述第1写入使所述第1磁性层的磁化和所述第2磁性层的磁化成为平行状态，所述第2写入使所述第1磁性层的磁化和所述第2磁性层的磁化成为反平行状态。所述第1写入所使用的第1脉冲模式与所述第2写入所使用的第2脉冲模式不同。
存储装置

[发明专利]半导体存储设备-CN200610142573.3无效
发明人： 稻场恒夫 -专利权人：株式会社东芝
申请日： 2006-10-30 - 公布日： 2007-05-09 - 主分类号： G11C11/02 文献下载
摘要：在根据本发明方面的半导体存储设备的写入方法中，通过使用由流过写入线的写入电流产生的磁场来执行写入，以便将写入线的一端建立成浮动状态，经由写入线的另一端开始从第一电源线给写入线充电，在开始充电后将写入线的一端连接到第二电源线，将写入电流提供给写入线，并且进行写入。
半导体存储设备

[发明专利]半导体存储器器件-CN200510062845.4有效
发明人： 稻场恒夫 -专利权人：株式会社东芝
申请日： 2005-03-31 - 公布日： 2006-06-07 - 主分类号： H01L27/10 文献下载
摘要：一种半导体器件包括利用流过导线的电流的多个存储器单元(MTJ)。多个第一写入线(WBL)与存储器单元电或磁或电磁连接，并沿第一方向设置。第一连接线(CONWBL)将其中至少两个第一写入线相互电连接。
半导体存储器器件

1
共 10 条