“王学毅”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果36个，建议您升级VIP下载更多相关专利

[发明专利]一种半导体器件制备方法和半导体器件-CN202310225159.2在审
发明人：李果;杜明峰;李杰;王学毅 -专利权人：联合微电子中心有限责任公司
申请日： 2023-03-10 - 公布日： 2023-06-30 - 主分类号： H10B10/00 文献下载
摘要：本发明提供半导体器件制备方法和半导体器件，所述方法包括：在半导体衬底上制备第一上拉晶体结构、第二上拉晶体结构、第一下拉晶体结构、第二下拉晶体结构、第一存取晶体结构和第二存取晶体结构；在所述第一上拉晶体结构和所述第二上拉晶体结构之间形成第一伪介电阻隔墙；在所述第一上拉晶体结构上制备第一外延结构，以及在所述第二上拉晶体结构上制备第二外延结构，得到所述半导体器件；本发明使第一外延结构和第二外延结构之间存在用于隔离的第一伪介电阻隔墙，因此在增大第一外延结构和第二外延结构的侧向生长体积时，不会存在外延结构相互连接影响半导体的性能，可以在提高半导体器件效能的同时还能满足性能要求。
一种半导体器件制备方法

[发明专利]图像传感器及其形成方法-CN202010937392.X有效
发明人：李志伟;朱继光;王学毅 -专利权人：联合微电子中心有限责任公司
申请日： 2020-09-08 - 公布日： 2023-05-23 - 主分类号： H01L31/0352 文献下载
摘要：一种图像传感器及其形成方法，所述方法包括：提供半导体衬底；形成覆盖所述半导体衬底的N型掺杂的外延层；对所述外延层进行离子注入，以在所述外延层内形成成对的光电二极管的P型掺杂区域；其中，所述成对的P型掺杂区域之间的区域作为所述光电二极管的N型掺杂区域。本发明可以增大光电二极管的深度，提升满阱容量和近红外性能。
图像传感器及其形成方法

[发明专利]一种半导体结构及其制作方法-CN202211737277.3在审
发明人：张海欧;王学毅;伍治伦;赵靖祎 -专利权人：联合微电子中心有限责任公司
申请日： 2022-12-30 - 公布日： 2023-05-16 - 主分类号： H01L21/28 文献下载
摘要：本发明提供一种半导体结构及其制作方法，该制作方法包括以下步骤：提供半导体衬底，形成栅介质层于半导体衬底上；对栅介质层进行解耦等离子体氮化处理，使用的气体包括NxOy；对栅介质层进行后氮化退火处理；形成栅导电层于栅介质层上。本发明对栅介质层进行解耦等离子体氮化处理所使用的气体包括NxOy，利用NxOy等离子体取代常规的N2等离子体，好处在于可以用较低的剂量达到相同的氮浓度来提高栅介质层的K值，同时，NxOy等离子体中的氧得以填补栅介质层中的氧空位缺陷，降低缺陷产生几率，从而有利于提升器件的可靠性。另外，本发明的半导体结构的制作方法不需要增加原物料及工艺步骤，从而不会增加生产成本及工艺复杂度。
一种半导体结构及其制作方法

[发明专利]半导体器件及其制备方法-CN202211722976.0在审
发明人：张海欧;王学毅;魏久雲;薛张 -专利权人：联合微电子中心有限责任公司
申请日： 2022-12-30 - 公布日： 2023-05-02 - 主分类号： H01L21/28 文献下载
摘要：本发明提供一种半导体器件及其制备方法，通过在需要制作片电阻的区域中，刻蚀去除栅电极层的部分厚度形成电阻槽，并在电阻槽填入电阻缓冲层、电阻层和刻蚀阻挡层，配合对应刻蚀阻挡层的化学机械研磨工艺，可实现不需要在片电阻区域额外增加厚度，即可制作出片电阻电路组件，可有效降低后续接触孔所需刻蚀和所需填充的深度，进而降低接触孔的深宽比，增大接触孔的制造工艺窗口。同时，本申请可以有效提高器件的平整度，并降低器件的整体厚度。
半导体器件及其制备方法

[发明专利]一种硅转接板的制备方法及硅转接板的封装结构-CN202010727780.5有效
发明人：唐昭焕;王学毅;吴罚;张海欧;邓晓国 -专利权人：联合微电子中心有限责任公司
申请日： 2020-07-24 - 公布日： 2023-04-11 - 主分类号： H01L21/768 文献下载
摘要：本发明公开了一种硅转接板的制备方法及硅转接板的封装结构，其中，硅转接板的制备方法包括提供半导体衬底，对该半导体衬底的背面进行减薄处理，在减薄后的半导体衬底设置TSV通孔。通过本发明在半导体衬底的背面先进行减薄处理之后再进行TSV通孔，解决了现有技术中由于TSV图形密度的差异导致TSV深度不同，背面所有TSV露头工艺与露头后的平坦化难度大、成本高的问题，从而实现了TSV刻蚀深度的一致性。
一种转接制备方法封装结构

[发明专利]一种硅基应变半导体结构的制作方法-CN202211525726.8在审
发明人：李果;杜明峰;李杰;王学毅 -专利权人：联合微电子中心有限责任公司
申请日： 2022-11-30 - 公布日： 2023-03-31 - 主分类号： H01L21/8238 文献下载
摘要：本发明提供一种硅基应变半导体结构的制作方法，包括以下步骤：提供一半导体层，半导体层包括衬底层及位于衬底层上并在水平方向上间隔设置的多个栅极结构；以栅极结构为掩膜对衬底层进行刻蚀，以得到沟槽于衬底层中，沟槽在水平方向上横跨于相邻两个栅极结构之间，沟槽包括依次相接的多个倾斜内壁，相接的两倾斜内壁之间形成凹角，其中，至少一凹角处残留有形成沟槽时产生的副产物；基于沟槽进行同位刻蚀以去除所述副产物；在沟槽内外延生长得到外延层。本发明的制作方法通过在刻蚀形成沟槽与在沟槽内外延生长之间增加一同位刻蚀步骤，避免外延生长时因沟槽中残留的副产物而产生缺陷并对器件性能造成不良影响，提高器件的产品良率及性能稳定性。
一种应变半导体结构制作方法

[发明专利]一种应力记忆技术中去除应力氮化硅层的方法-CN202211535729.X在审
发明人：张海欧;王学毅;蔡胜冬;李锋 -专利权人：联合微电子中心有限责任公司
申请日： 2022-11-30 - 公布日： 2023-03-28 - 主分类号： H01L21/311 文献下载
摘要：本发明提供一种应力记忆技术中去除应力氮化硅层的方法，包括以下步骤：提供具有PMOS区域和NMOS区域的半导体衬底；在具有PMOS区域和NMOS区域的半导体衬底上依次形成氧化硅缓冲层和应力氮化硅层以及氧化硅硬掩膜层；于氧化硅硬掩膜层上形成光刻胶层，并选择性刻蚀以显露PMOS区域；去除PMOS区域的氧化硅硬掩膜层；湿法腐蚀工艺去除PMOS区域的应力氮化硅层。在去除PMOS区域的应力氮化硅层之前，在应力氮化硅层上先形成氧化硅硬掩膜层，通过刻蚀工艺将PMOS区域的氧化硅硬掩膜层去除，再使用湿法腐蚀工艺去除PMOS区域显露的应力氮化硅层，这样既不会出现过刻蚀对器件造成的损伤或破坏，也不会出现因刻蚀不足而引起的应力氮化硅层残留，从而提高器件的电学性能。
一种应力记忆技术去除氮化方法

[发明专利]一种具有栅极电阻的半导体结构制备方法和半导体结构-CN202211514848.7在审
发明人：张海鸥;王学毅;蔡胜冬;魏久雲 -专利权人：联合微电子中心有限责任公司
申请日： 2022-11-30 - 公布日： 2023-03-14 - 主分类号： H01L21/28 文献下载
摘要：本发明提供具有栅极电阻的半导体结构制备方法和半导体结构，所述方法包括：在半导体衬底上制备栅极电阻的材料层，并对所述材料层进行光刻及刻蚀使在半导体衬底上的栅极电阻区形成栅极电阻；在半导体衬底上的栅极区制备栅极结构，得到半导体结构；本发明解决了现有技术中在制备栅极电阻时存在提高了半导体结构整体高度的问题，本发明中的栅极电阻和栅极结构都是以半导体衬底作为基面进行制备完成，降低了半导体结构的整体高度，从而也降低了后续制备接触孔的工艺难度。
一种具有栅极电阻半导体结构制备方法

[发明专利]嵌入式锗硅器件及其制作方法-CN202211527341.5在审
发明人：李果;杜明峰;李杰;王学毅 -专利权人：联合微电子中心有限责任公司
申请日： 2022-11-30 - 公布日： 2023-03-07 - 主分类号： H01L29/78 文献下载
摘要：本发明提供一种嵌入式锗硅器件及其制作方法，包括：半导体衬底，半导体衬底上设置有栅结构，半导体衬底中所述栅结构的两侧形成有沟槽；锗硅外延结构，设置于所述沟槽内，所述锗硅外延结构包括依次叠加的缓冲层、中间层和盖帽层，所述缓冲层包括自所述沟槽的内表面依次层叠的未掺杂的锗硅层和掺杂的锗硅层，所述未掺杂的锗硅层与所述掺杂的锗硅层设置成以2个以上周期交替层叠。本发明利用嵌入式锗硅技术，通过将缓冲层配置交替层叠的未掺杂的锗硅层和掺杂的锗硅层，可以提高源漏区SiGe晶体的质量，还有利于提高对沟道的应力，同时避免源漏区的掺杂剂扩散进入沟道之间而影响器件的开关特性。
嵌入式器件及其制作方法

[发明专利]一种应变半导体结构的制作方法-CN202211525697.5在审
发明人：李果;杜明峰;李杰;王学毅 -专利权人：联合微电子中心有限责任公司
申请日： 2022-11-30 - 公布日： 2023-02-28 - 主分类号： H01L21/8238 文献下载
摘要：本发明提供一种应变半导体结构的制作方法，包括有源区定义步骤、外延生长步骤及同位刻蚀步骤，其中，有源区定义步骤包括提供一衬底并形成隔离结构于衬底中以在衬底中隔离出在水平方向上间隔设置的第一有源区与第二有源区；外延生长步骤包括基于第一有源区与第二有源区的表面生长得到外延层，外延层包括位于第一有源区表面的第一外延部及位于第二有源区表面的第二外延部；同位刻蚀步骤包括往腔体内通入刻蚀气体以使外延层边生长边消耗，最终第一外延部与第二外延部互不接触。本发明的应变半导体结构的制作方法能够避免SRAM区域内PMOS因外延生长产生连接从而导致PMOS结构短路现象的发生，提高SRAM器件的生产良率和性能稳定性。
一种应变半导体结构制作方法

[发明专利]基于深度学习的边缘计算任务卸载和资源分配方法-CN202210257111.5在审
发明人：马连博;陈怡丹;王学毅;杨晓东 -专利权人：东北大学
申请日： 2022-03-16 - 公布日： 2022-06-03 - 主分类号： H04W24/02 文献下载
摘要：本发明提供一种基于深度学习的边缘计算任务卸载和资源分配方法，将多目标进化优化应用于多用户多边缘服务器的网络环境中。具体是在构建系统模型的过程中，分别将系统内总能量消耗、总时间延迟和总价格成本作为三个独立的子目标，利用NSGA‑Ⅱ求解最优解集；然后根据不同用户对这三个目标的偏好情况从最优解集中确定最佳方案；最后通过上述方法构建用于训练的数据集，利用深度学习算法获得训练模型来替代详细决策和分配过程，本发明有效提高了移动边缘计算系统中任务卸载问题的决策速度和可靠性，为系统内的移动用户带来了更优的服务质量。
基于深度学习边缘计算任务卸载资源分配方法

[发明专利]一种移动边缘计算环境下基于拍卖理论的资源分配方法-CN202110571751.9有效
发明人：王兴伟;史莹;吴东阔;王学毅 -专利权人：东北大学
申请日： 2021-05-25 - 公布日： 2022-03-22 - 主分类号： H04L67/10 文献下载
摘要：本发明公开了一种移动边缘计算环境下基于拍卖理论的资源分配方法，涉及移动边缘计算环境下的资源分配技术领域。包括：步骤1：初始化边缘服务器资源容量；步骤2：移动用户向边缘服务器提交计算任务需求及估价；步骤3：对边缘服务器的资源配置组合根据归一化处理结果进行重新排序；步骤4：将移动用户提交的计算任务需求转换为CPU资源和信道资源需求；步骤5：确定移动用户的投标标的并参与投标竞价；步骤6：利用原始‑对偶近似算法对参与竞价的移动用户进行赢家确定；步骤7：通过VCG竞价机制确定每个赢家需要支付的价格。本发明解决了移动设备在本地无法处理新型应用的问题，在多项式时间复杂度内得到一个近似最优解的资源分配结果。
一种移动边缘计算环境基于拍卖理论资源分配方法

[实用新型]一种蔬菜切断机-CN201821855618.6有效
发明人： 王学毅;康婷瑶 -专利权人：东莞市哈大师餐饮管理有限公司
申请日： 2018-11-12 - 公布日： 2021-09-21 - 主分类号： B26D1/03 文献下载
摘要：本实用新型涉及建筑机械技术领域，且公开了一种蔬菜切断机，包括切断机，所述切断机的顶部安装有传送带套架，所述传送带套架的顶部固定有进料口，所述传送带套架的内部安装有蔬菜传送带，所述蔬菜传送带的左侧安装有传送带连接板，所述传送带连接板的中下方固定安装有蔬菜分隔导板，所述传送带连接板的底端安装有分切机构，连接板能对蔬菜分成多个队列进入分切机构中使切割效率更高，切割过程产生的废水能及时的排出避免污染，多个缓冲块能提高使用过程的安全保障，避免机器损坏造成损失，此种一种蔬菜切断机切割后的产品更加美观，为人们的生产带来了很大的帮助。
一种蔬菜切断

[发明专利]一种用ICP干法刻蚀制作薄膜电阻的方法-CN201710767049.3有效
发明人：郭亿文;冉明;王学毅;王飞;崔伟 -专利权人：重庆中科渝芯电子有限公司
申请日： 2017-08-31 - 公布日： 2021-05-11 - 主分类号： H01L21/306 文献下载
摘要：本发明公开了一种用ICP干法刻蚀制作薄膜电阻的方法，其特征在于，包括：衬底介质层、薄膜电阻层、掩蔽层、介质层、隔离层和金属层。进行以下步骤：1)在衬底介质层上淀积一层电阻薄膜层。2)在所述电阻薄膜层上淀积一层掩蔽层。3)通过ICP干法刻蚀的方法去除电阻薄膜层和掩蔽层，形成电阻图形。4)在所述电阻图形上淀积一层介质层。利用光刻刻蚀工艺去除多余的介质层，保留端头介质层。5)利用刻蚀工艺去除薄膜电阻层上多余的掩蔽层，保留端头介质层保护下的掩蔽层。6)在电阻图形上淀积隔离层，并在电阻端头刻蚀形成连接孔。7)淀积金属层，填充连接孔，引出电阻。
一种 icp 刻蚀制作薄膜电阻方法

[发明专利]晶圆键合结构及键合方法-CN202011478699.4在审
发明人：张栖瑜;王学毅 -专利权人：联合微电子中心有限责任公司
申请日： 2020-12-15 - 公布日： 2021-04-02 - 主分类号： H01L21/60 文献下载
摘要：本发明提供一种晶圆键合结构及键合方法，通过分别在第一晶圆及第二晶圆上制备对应设置的第一沟槽及第二沟槽，以及进行表面亲水性处理后，可通过在分立的晶粒上添加液体，以进行对应晶粒的贴合处理，从而依靠晶粒实现第一晶圆与第二晶圆的自对准键合；由于晶圆的自对准键合是基于晶粒进行的，从而本发明可适用于不同尺寸的晶圆间的自对准键合，适用范围较广；操作便捷，无需价格昂贵的自动对准键合机，可降低生产成本；通过表面亲水性处理及等离子体激活处理可提高晶圆表面能，降低退火温度，增加工艺流程的可靠性；第一沟槽及第二沟槽可作为热流道，提高自对准键合的效果。
晶圆键合结构方法

1
2
3
下一页»
尾页
共 36 条