“杨家奇”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果126个，建议您升级VIP下载更多相关专利

[发明专利]逻辑功能块、逻辑电路、集成电路及电子装置-CN201810118972.9有效
发明人：林梓涵;杨家奇;郭俊涛;吴秉宸 -专利权人：中芯国际集成电路制造（天津）有限公司;中芯国际集成电路制造（上海）有限公司
申请日： 2018-02-06 - 公布日： 2023-06-30 - 主分类号： H03K19/00 文献下载
摘要：本发明提供一种逻辑功能块、逻辑电路、集成电路及电子装置，引入第一电源和第二电源两个电源向逻辑功能块的输入级触发器和输出级触发器供电，即引入双电源供电，可以根据逻辑功能块是否含有关键路径来分别降低两个电源的电压，甚至可以将两个电源的电压均降低到系统的最低电源电压以下，从而可以大大降低功耗；在时钟频率固定的情况下，可以使用具有较大占空比的第一时钟信号，以更大程度容忍电路时延，使得电路工作在更低的电源电压下，进一步降低电压，节省功耗。
逻辑功能块逻辑电路集成电路电子装置

[发明专利]版图设计方法及装置、计算机可读存储介质-CN201811000608.9有效
发明人：陈廷乾;唐进涛;马妍;杨家奇 -专利权人：中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司
申请日： 2018-08-30 - 公布日： 2023-06-16 - 主分类号： G06F30/36 文献下载
摘要：一种版图设计方法及装置、计算机可读存储介质，所述方法包括：选取至少两个同类型的MOS管，且所述至少两个同类型的MOS管在版图中的宽度相同；根据所述至少两个同类型的MOS管生成MOS管模块，所述MOS管模块的长度与宽度为预设设定的；采用所述MOS管模块作为所述版图中的基础MOS管进行版图设计。采用上述方案能够便捷地进行版图设计。
版图设计方法装置计算机可读存储介质

[发明专利]用于生成PUF特征码的装置-CN201910219229.7有效
发明人： 杨家奇 -专利权人：中芯国际集成电路制造（上海）有限公司;中芯国际集成电路制造（北京）有限公司
申请日： 2019-03-21 - 公布日： 2023-06-02 - 主分类号： G06F21/73 文献下载
摘要：本发明提供一种用于生成PUF特征码的装置，该装置包括PUF阵列、控制单元、地址译码器和灵敏放大器，其中：PUF阵列包括多行多列PUF单元，每个PUF单元包括电阻器件，每行PUF单元连接一条字线，每列PUF单元连接一条位线并共享一个为电阻器件提供电流而产生输出电压的电流源，每个电阻器件的电阻值随工艺因素的变化而变化；控制单元接收输入地址信号，地址译码器基于输入地址信号选中PUF阵列中的各PUF单元，灵敏放大器获取被选中PUF单元的输出电压值，并基于PUF阵列中各PUF单元的输出电压值生成PUF特征码。本发明的用于生成PUF特征码的装置可以选自设备中固有的工作电路，在生成PUF特征码时具有较高的隐蔽性，且生成的PUF特征码能在满足高产性的同时具有较小尺寸。
用于生成 puf 特征装置

[发明专利]一种快速培养好氧颗粒污泥并强化脱氮的方法-CN202211621252.7在审
发明人：邹金特;杨家奇;俞风帆;蔡磊;李军 -专利权人：浙江工业大学
申请日： 2022-12-16 - 公布日： 2023-05-30 - 主分类号： C02F3/30 文献下载
摘要：本发明公开了一种快速培养好氧颗粒污泥并强化脱氮的方法，该方法在序批式反应器中接种活性絮体污泥，选用聚氨酯海绵填料耦合污泥干化快速形成生物膜通过周期性大气泡曝气使生物膜脱落来促进好氧颗粒污泥的快速形成，同时通过好氧颗粒污泥耦合生物膜来强化污水脱氮效率。本发明选用聚氨酯海绵填料快速形成生物膜来降低悬浮污泥浓度，促使悬浮污泥在沉淀阶段近似于自由沉淀，实现对污泥的高效筛选；挂膜的聚氨酯海绵填料通过自然干化有效降低生物膜中水分含量，形成致密的生物膜结构；同时，对生物膜定期进行大气泡曝气，使经过自然干化的生物膜脱落产生碎片，原位提供污泥晶核，加速好氧颗粒污泥形成。
一种快速培养颗粒污泥强化方法

[发明专利]一种时钟信号生成电路及电子设备-CN201810788751.2有效
发明人： 杨家奇;黄正乙 -专利权人：中芯国际集成电路制造(北京)有限公司;中芯国际集成电路制造(上海)有限公司
申请日： 2018-07-17 - 公布日： 2023-04-25 - 主分类号： H03K3/011 文献下载
摘要：一种时钟信号生成电路及电子设备，所述电路包括：ROSC模块，适于产生时钟信号；参考时钟模块连接ROSC模块，适于提供参考时钟信号；温度传感器连接ROSC模块，适于感测温度；电压传感器连接ROSC模块，适于感测电压；存储模块连接温度传感器、电压传感器和ROSC模块，适于存储基础校正表，表中记录有针对温度和电压的微调数据；ROSC模块初始化时，利用参考时钟信号校正时钟信号的频率；否则，ROSC模块根据温度和电压搜索匹配的微调数据校正时钟信号的频率，当搜索时间超过预设阈值时，利用参考时钟信号校正时钟信号的频率，本发明方案提供了一种价格较低的基于环形振荡器的高精度时钟信号生成电路。
一种时钟信号生成电路电子设备

[发明专利]一种基于CRISPR/Cas12和LAMP的温和镰孢菌可视化检测方法-CN202211452218.1在审
发明人：王迪;李迎春;胡青织;张雅琴;郭航宇;王佳思;逯家辉;杨家奇;黄诗琪 -专利权人：吉林大学
申请日： 2022-11-21 - 公布日： 2023-04-04 - 主分类号： C12Q1/6895 文献下载
摘要：本发明公开了一种基于CRISPR/Cas12和LAMP的温和镰孢菌可视化检测方法，通过优化酶切反应条件提高检测速度，并结合LAMP与CRISPR/Cas以提高特异性和灵敏度，基于AuNP使检测结果可视化，且更为简便快速，特异性更强：利用多条引物扩增目的基因组的特异区域，确保扩增的准确性，检测限较低：含有目的基因的质粒检测限为102copies/μL、目标菌的检测限为10‑8ng/μL，且具有可视化的特点，解决了传统检测方法复杂、耗时长、仪器设备要求高等问题，在农作物病原菌现场检测应用中具有巨大潜力。
一种基于 crispr cas12 lamp 温和镰孢菌可视化检测方法

[发明专利]用于生成PUF特征码的装置-CN201910189870.0有效
发明人： 杨家奇 -专利权人：中芯国际集成电路制造（上海）有限公司;中芯国际集成电路制造（北京）有限公司
申请日： 2019-03-13 - 公布日： 2023-03-28 - 主分类号： G06F21/73 文献下载
摘要：本发明提供一种用于生成PUF特征码的装置，该装置包括PUF基本单元、模数转换器和计算单元，其中：PUF基本单元包括多个电阻器件和为电阻器件提供电流的电流源，多个电阻器件包括在待生成PUF特征码的设备中，每个电阻器件的电阻值随工艺因素的变化而变化；模数转换器获取每个电阻器件两端的模拟的电压值，并将每个电阻器件两端的模拟的电压值转换为数字的电压码值；计算单元基于电压码值确定多个电阻器件各自的电阻码值，计算电阻码值的均值，并基于每个电阻器件的电阻码值与均值的大小关系生成设备的PUF特征码。本发明的用于生成PUF特征码的装置可以选自设备中固有的工作电路，在生成PUF特征码时具有较高的隐蔽性，且生成的PUF特征码0/1均衡，安全性更高。
用于生成 puf 特征装置

[实用新型]一种模拟开关-CN202222291512.0有效
发明人： 杨家奇 -专利权人：杰平方半导体（上海）有限公司
申请日： 2022-08-30 - 公布日： 2023-02-17 - 主分类号： H03K17/16 文献下载
摘要：本实用新型提供一种模拟开关，通过第一PMOS管和第二PMOS管的偏置点相接，第一NMOS管和第二NMOS管的偏置点相接，使得模拟开关关闭时，第一PMOS管和第二PMOS管的衬底透过第三PMOS管接到最高电平，使得第一PMOS管和第二PMOS管可以完全关闭；第一NMOS管和第二NMOS管的衬底透过第三NNMOS管接到最低电平，使得第一NMOS管和第二NMOS管完全关闭，从而解决了输出端串扰输入端造成的漏电风险；还使得模拟开关导通时，第一PMOS管的源极和衬底短接，第二PMOS管的源极和衬底短接，第一NMOS管的源极和衬底短接，第二NMOS管的源极和衬底短接，从而使得第一PMOS管、第二PMOS管、第一NMOS管和第二NMOS管均没有出现偏置效应，解决了因衬底偏置效应产生的问题。
一种模拟开关

[发明专利]一种马铃薯早疫病致病菌茄链格孢菌的可视化检测方法-CN202211438876.5在审
发明人：王迪;郭航宇;胡青织;张雅琴;李迎春;王佳思;逯家辉;杨家奇;黄诗琪 -专利权人：吉林大学
申请日： 2022-11-17 - 公布日： 2023-01-31 - 主分类号： C12Q1/6844 文献下载
摘要：本发明公开了一种马铃薯早疫病致病菌茄链格孢菌的可视化检测方法，结合LAMP和CRISPR/Cas12a实现对茄链格孢菌的高特异性和高灵敏度检测，然后利用AuNPs实现检测结果的可视化；该方法可以检测到100copies/μL的茄链格孢菌质粒模板DNA和10‑3ng/μL的茄链格孢菌基因组DNA，并且用肉眼可以见到明显颜色变化；由于操作简单，可以通过酶标仪即可实现高通量检测，前景广阔，有望于应用到现场即时检测。
一种马铃薯疫病致病菌茄链格孢菌可视化检测方法

[发明专利]等离子体协同脉冲电场增强活性粒子组织渗透性的装置-CN202211233703.X在审
发明人：赵亚军;杨家奇;张旭;刘祉燕;金珊珊;方志 -专利权人：南京工业大学
申请日： 2022-10-10 - 公布日： 2023-01-13 - 主分类号： A61N1/44 文献下载
摘要：本发明提供了一种等离子体协同脉冲电场增强活性粒子组织渗透性的装置，CAP高压电极盖板固定在反应器骨架上，CAP高压电极盖板下方设有CAP高压电极，PEF电极针有多对，每对PEF电极针分别设置在CAP高压电极盖板的两端，PEF电极针和脉冲电场驱动电源连接，CAP高压电极和等离子体驱动电源连接。本发明从活性粒子和组织特性改变两个角度同步增强活性粒子组织渗透性，无需额外增加等离子体作用剂量，同时通过优化脉冲电场参数及配合方式，可以将组织特性的改变程度及范围控制在所需区域，作用后组织电穿孔效应自我恢复，从而将对组织自身性质的影响降到最低。
等离子体协同脉冲电场增强活性粒子组织渗透性装置

[实用新型]一种开关电路-CN202222365142.0有效
发明人： 杨家奇 -专利权人：杰平方半导体（上海）有限公司
申请日： 2022-09-06 - 公布日： 2023-01-06 - 主分类号： H03K17/16 文献下载
摘要：本实用新型提供一种开关电路，开关电路的第一PMOS管的源极和衬底、第二PMOS管的源极和衬底、第四PMOS管的衬底和第三PMOS管的漏极均连接在第一节点处，第一NMOS管的源极和衬底、第二NMOS管的源极和衬底、第四NMOS管的衬底和第三NMOS管的漏极均连接在第二节点处，使得开关电路关闭时第一NMOS管、第二NMOS管、第四NMOS管、第一PMOS管、第二PMOS管和第四PMOS管可以完全关闭，从而解决了输出端串扰输入端造成的漏电风险；在导通时通过第一节点处的电压来确定第四PMOS管的衬底电压，第二节点处的电压来确定第四NMOS管的衬底电压，从而解决第四PMOS管和第四NMOS管因衬底偏置效应产生的问题。
一种开关电路

[实用新型]一种模拟开关-CN202222388964.0有效
发明人： 杨家奇 -专利权人：杰平方半导体（上海）有限公司
申请日： 2022-09-06 - 公布日： 2022-12-30 - 主分类号： H03K17/16 文献下载
摘要：本实用新型提供一种模拟开关，所述模拟开关的第一PMOS管的源极和衬底、第二PMOS管的衬底和第三PMOS管的漏极均连接在第一节点处，第一NMOS管的源极和衬底、第二NMOS管的衬底和第三NMOS管的漏极均连接在第二节点处，第一PMOS管的漏极、第二PMOS管的源极、第一NMOS管的漏极和第二NMOS管的源极均连接所述输入端，第二PMOS管的漏极和第二NMOS管的漏极均连接所述输出端，可以解决模拟开关中PMOS管和NMOS管的衬底偏置效应，以及避免了输出端会串扰输入端，引起漏电的风险。
一种模拟开关

[实用新型]一种模拟开关-CN202222389805.2有效
发明人： 杨家奇 -专利权人：杰平方半导体（上海）有限公司
申请日： 2022-09-08 - 公布日： 2022-12-30 - 主分类号： H03K17/16 文献下载
摘要：本实用新型提供一种模拟开关，通过第一PMOS管的源极和衬底、第二PMOS管的源极和衬底、第三PMOS管的衬底、第四NMOS管的源极、第五NMOS管的源极和第六PMOS管的漏极连接在第一节点处，使得第一PMOS管、第二PMOS管、第四NMOS管、第五NMOS管和第六PMOS管构成第三PMOS管的偏置电路；第一NMOS管的源极和衬底、第二NMOS管的源极和衬底、第三NMOS管的衬底、第四PMOS管的源极和衬底、第五PMOS管的源极和衬底以及第六NMOS管的漏极连接在第二节点处，使得第一NMOS管、第二NMOS管、第四PMOS管、第五PMOS管和第六NMOS管构成第三NMOS管的偏置电路，从而解决了输出端串扰输入端造成的漏电风险以及第三PMOS管和第三NMOS管因衬底偏置效应产生的问题。
一种模拟开关

[实用新型]一种模拟开关-CN202222390488.6有效
发明人： 杨家奇 -专利权人：杰平方半导体（上海）有限公司
申请日： 2022-09-08 - 公布日： 2022-12-30 - 主分类号： H03K17/16 文献下载
摘要：本实用新型提供一种模拟开关，在每个节点处通过PMOS管和NMOS管的搭配创建偏置电路，使得每个导通MOS管均具有一个偏置电路，并通过这些偏置电路确保各导通MOS管(即导通PMOS管和导通NMOS管)能够完全关闭，从而解决了所述输出端串扰所述输入端造成的漏电风险。还通过偏置电路确定各节点处的电压，从而解决各导通MOS管因衬底偏置效应产生的问题，还使得每个节点处的电压为全电压域，且模拟开关的反应速度加快。
一种模拟开关

[实用新型]一种开关电路-CN202222292446.9有效
发明人： 杨家奇 -专利权人：杰平方半导体（上海）有限公司
申请日： 2022-08-30 - 公布日： 2022-12-27 - 主分类号： H03K17/16 文献下载
摘要：本实用新型提供一种开关电路，开关电路的第一PMOS管的源极和衬底以及第一NMOS管的源极和衬底均连接输入端，第二NMOS管的源极和衬底以及第二PMOS管的源极和衬底均连接输出端。使得开关电路导通时，由于第一PMOS管的衬底和第一NMOS管的衬底均与输入端短接，第二PMOS管的衬底和第二NMOS管的衬底均与输出端短接，促使第一PMOS管、第二PMOS管、第一NMOS管和第二NMOS管没有偏置，从而解决了开关电路中PMOS管和NMOS管的衬底偏置效应产生的对阈值电压的影响以及导通电阻增大等问题，还解决了输出端串扰所述输入端造成的漏电风险。
一种开关电路

1
2
3
4
5
6
7
8
9
下一页»
尾页
共 126 条