|
|
钻瓜专利网为您找到相关结果 42个，建议您 升级VIP下载更多相关专利
- [发明专利]半导体器件-CN202310262352.3在审
-
朴星一;朴宰贤
-
三星电子株式会社
-
2023-03-14
-
2023-10-17
-
H01L27/06
- 一种半导体器件包括具有彼此相对的第一表面和第二表面的半导体主体。半导体主体包括：第一阱区，具有第一导电类型；第二阱区和第三阱区，在第一方向上通过第一阱区彼此间隔开并且具有第二导电类型，第一阱区介于第二阱区和第三阱区之间；第一掺杂区，在第一阱区中沿与第一方向相交的第二方向上彼此间隔开；第二掺杂区，与第二阱区相邻并且具有第二导电类型；以及第三掺杂区，与第三阱区相邻并且具有第二导电类型。半导体主体的第二表面包括第一阱区、第二阱区、第三阱区、多个第一掺杂区、第二掺杂区和第三掺杂区的底表面。
- 半导体器件
- [发明专利]三维半导体装置-CN202210897334.8在审
-
朴星一;黃圭晩;朴宰贤;崔道永;河大元
-
三星电子株式会社
-
2022-07-28
-
2023-05-12
-
H01L27/06
- 提供了一种三维(3D)半导体装置，所述3D半导体装置可以包括：第一有源区域，位于基底上，第一有源区域包括下沟道图案以及分别位于下沟道图案的相对的侧表面上的一对下源极/漏极图案；第二有源区域，堆叠在第一有源区域上，第二有源区域包括上沟道图案以及分别位于上沟道图案的相对的侧表面上的一对上源极/漏极图案；虚设沟道图案，位于下沟道图案与上沟道图案之间；一对衬层，分别位于虚设沟道图案的相对的侧表面上；以及栅电极，位于下沟道图案、虚设沟道图案和上沟道图案上。栅电极可以包括位于下沟道图案上的下栅电极和位于上沟道图案上的上栅电极。
- 三维半导体装置
- [发明专利]三维半导体器件-CN202211317355.4在审
-
朴星一;朴宰贤;河大元;黄圭晚
-
三星电子株式会社
-
2022-10-26
-
2023-05-02
-
H01L27/092
- 提供了一种三维半导体器件。该三维半导体器件包括：第一有源区，在基板上并包括沿着第一方向交替布置的多个下沟道图案和多个下源极/漏极图案；第二有源区，在第一有源区上并包括沿着第一方向交替布置的多个上沟道图案和多个上源极/漏极图案；第一栅电极，在所述多个下沟道图案中的第一下沟道图案上和在所述多个上沟道图案中的第一上沟道图案上；以及第二栅电极，在所述多个下沟道图案中的第二下沟道图案上和在所述多个上沟道图案中的第二上沟道图案上。第二栅电极可以包括下栅电极、上栅电极以及插置在其间的隔离图案。
- 三维半导体器件
- [发明专利]半导体装置-CN202211087396.9在审
-
崔永文;朴星一;河大元
-
三星电子株式会社
-
2022-09-07
-
2023-03-17
-
H01L29/06
- 提供了一种半导体装置。所述半导体装置包括：第一有源图案，在第一方向上延伸；第二有源图案，在第一方向上延伸，第一有源图案设置在第二有源图案与基底之间；栅极结构，在第二方向上延伸，第一有源图案和第二有源图案穿过栅极结构，并且第二方向与第一方向交叉；第一源/漏区，与第一有源图案连接并且设置在栅极结构的侧面上；第二源/漏区，与第二有源图案连接并且设置在第一源/漏区上；第一绝缘结构，设置在基底与第一源/漏区之间，第一绝缘结构不设置在基底与栅极结构之间；以及第二绝缘结构，设置在第一源/漏区与第二源/漏区之间。
- 半导体装置
- [发明专利]半导体器件-CN202211083664.X在审
-
朴星一;朴宰贤;金孝真;金孝珍;河大元
-
三星电子株式会社
-
2022-09-06
-
2023-03-10
-
H01L27/088
- 一种半导体器件，包括第一器件和第二器件，第一器件包括第一有源区、以及在其上的第一结构至第三结构，第二器件包括第二有源区、与第二有源区相交的栅结构、以及源/漏区，该源/漏区包括在第二有源区上的具有第一类型导电性的下源/漏区、在下源/漏区上的源/漏区间绝缘层、以及在源/漏区间绝缘层上并具有第二类型导电性的上源/漏区。第一结构包括第一下杂质区和第一上杂质区。第二结构包括具有第一类型导电性的第二下杂质区、杂质区间绝缘层、以及具有第二类型导电性的第二上杂质区。第三结构包括具有第二类型导电性的第三下杂质区和第三上杂质区，第三上杂质区的杂质浓度高于第三下杂质区的杂质浓度。
- 半导体器件
- [发明专利]半导体装置-CN202210484588.7在审
-
朴星一;朴宰贤;崔道永;崔永文;河大元
-
三星电子株式会社
-
2022-05-06
-
2023-02-17
-
H01L29/417
- 公开了半导体装置。所述半导体装置包括：有源图案，在基底上沿第一方向延伸；第一下部源极/漏极图案和第二下部源极/漏极图案，设置在有源图案上并且在第一方向上彼此间隔开；第一上部源极/漏极图案，设置在第一下部源极/漏极图案上；第二上部源极/漏极图案，设置在第二下部源极/漏极图案上；以及栅电极，与有源图案交叉，并且在与第一方向交叉的第二方向上延伸。栅电极包括在第三方向上与有源图案重叠的重叠部分，第三方向垂直于第一方向和第二方向。所述重叠部分在第二方向上的长度小于第一下部源极/漏极图案在第二方向上的长度。
- 半导体装置
- [发明专利]半导体装置和用于制造其的方法-CN202210730199.8在审
-
朴星一;朴宰贤;崔道永;原田佳尚;河大元
-
三星电子株式会社
-
2022-06-24
-
2022-12-27
-
H01L29/78
- 一种半导体装置包括：衬底；第一有源图案，其在衬底上，并且在第一方向上延伸；第二有源图案，其在第一方向上延伸，并且与衬底间隔开；栅电极，其在第二方向上延伸，并且包围第一有源图案和第二有源图案；以及高电介质膜，其在第一有源图案和第二有源图案与栅电极之间。栅电极包括：第一功函数调整膜和第二功函数调整膜，它们包围第一有源图案和第二有源图案上的高电介质膜；以及填充导电膜，其包围第一功函数调整膜和第二功函数调整膜。第一功函数调整膜和第二功函数调整膜包括第一功函数导电膜和第二功函数导电膜，它们中的每一个包括第一金属膜。第一功函数导电膜的第一金属膜的厚度大于第二功函数导电膜的第一金属膜的厚度。
- 半导体装置用于制造方法
- [发明专利]半导体装置-CN202111369158.2在审
-
刘庭均;许盛祺;朴星一;朴雨锡;宋昇珉
-
三星电子株式会社
-
2021-11-18
-
2022-05-27
-
H01L27/092
- 一种半导体装置包括：衬底，其包括第一区域和第二区域；第一有源图案，其位于第一区域上，第一有源图案包括第一源极/漏极图案和位于第一源极/漏极图案之间的第一沟道图案；第二有源图案，其位于第二区域上，第二有源图案包括第二源极/漏极图案和位于第二源极/漏极图案之间的第二沟道图案；以及位于第一沟道图案上的第一栅电极和位于第二沟道图案上的第二栅电极，其中，第一沟道图案的长度大于第二沟道图案的长度，第一沟道图案和第二沟道图案中的每一个包括堆叠在衬底上的多个半导体图案，并且第一沟道图案的至少两个半导体图案远离或朝向衬底的底表面弯折。
- 半导体装置
|
