“尹海洲”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果344个，建议您升级VIP下载更多相关专利

[发明专利]半导体器件及其制作方法-CN201010617447.5有效
发明人：骆志炯;尹海洲;朱慧珑 -专利权人：中国科学院微电子研究所
申请日： 2010-12-31 - 公布日： 2012-07-04 - 主分类号： H01L21/336 文献下载
摘要：本申请公开了一种半导体器件及其制作方法。该方法包括：提供第一半导体层，并在该第一半导体层中形成第一STI；在第一半导体层上确定选定区域，使该选定区域内第一半导体层下凹；在所述选定区域中，在第一半导体层上外延生长第二半导体层，其中第二半导体层的材料与第一半导体层的材料不同。根据本发明，可以以简单的工艺形成第一半导体层中嵌入局域化第二半导体层的结构，并且可以进一步减少外延生长过程中的缺陷。
半导体器件及其制作方法

[发明专利]半导体结构及其制造方法-CN201010617456.4有效
发明人：朱慧珑;尹海洲;骆志炯;梁擎擎 -专利权人：中国科学院微电子研究所
申请日： 2010-12-31 - 公布日： 2012-07-04 - 主分类号： H01L29/78 文献下载
摘要：本发明公开了一种半导体结构及其制造方法，该半导体结构在SOI衬底上形成，所述SOI衬底自上而下依次包括SOI层、氧化物埋层、半导体埋层和半导体衬底，所述半导体结构包括：源/漏区，形成于所述SOI层中；栅极，形成于所述SOI层上，并且所述源/漏区位于栅极的两侧；背栅区，由所述半导体埋层的低电阻化的区域形成；第一隔离结构和第二隔离结构，位于所述源/漏区的两侧且延伸进入所述SOI衬底中；其中：所述第一隔离结构和第二隔离结构，分别与所述SOI层侧接于第一侧面和第二侧面，所述第一隔离结构与所述半导体埋层侧接于第三侧面，所述第三侧面位于所述第一侧面和第二侧面之间。本发明的实施例有助于避免源漏区与背栅区之间的短路。
半导体结构及其制造方法

[发明专利]一种半导体结构及其制造方法-CN201010572608.3有效
发明人： 尹海洲;罗军;朱慧珑;骆志炯 -专利权人：中国科学院微电子研究所
申请日： 2010-12-03 - 公布日： 2012-06-06 - 主分类号： H01L21/336 文献下载
摘要：本发明提供一种半导体结构的制造方法，包括：提供衬底，并且在衬底上形成伪栅堆叠、附着于所述伪栅堆叠侧壁的侧墙、以及位于伪栅堆叠两侧的源/漏区，其中伪栅堆叠包括伪栅极；在源/漏区表面形成第一接触层；形成覆盖第一接触层的层间介质层；去除伪栅极或伪栅堆叠以形成开口，在开口内填充第一导电材料或者填充栅介质层和第一导电材料，以形成栅堆叠结构；在层间介质层中形成接触孔，接触孔暴露第一接触层或者第一接触层和源/漏区的部分区域；在部分区域表面形成第二接触层；在接触孔中填充第二导电材料，形成接触塞。以及，一种半导体器件。利于降低接触电阻。
一种半导体结构及其制造方法

[发明专利]一种半导体结构及其制造方法-CN201010572616.8无效
发明人： 尹海洲;罗军;骆志炯;朱慧珑 -专利权人：中国科学院微电子研究所
申请日： 2010-12-03 - 公布日： 2012-06-06 - 主分类号： H01L21/336 文献下载
摘要：一种半导体结构的制造方法，该方法包括以下步骤：提供衬底(100)，在所述衬底(100)上形成伪栅堆叠、在所述伪栅堆叠侧壁形成侧墙(240)、以及在所述伪栅堆叠两侧形成源/漏区(110)以及源/漏延伸区(111)；去除至少部分所述侧墙(240)，以暴露至少部分所述源/漏延伸区(111)；在所述源/漏区(110)以及暴露的所述源/漏延伸区(111)上形成接触层(112)，所述接触层(112)为CoSi2、NiSi或者Ni(Pt)Si2-y中的一种或其组合且所述接触层(112)的厚度小于10nm。相应地，本发明还提供一种半导体结构。利于降低接触电阻，还可以使该半导体结构在后续的高温工艺中保持良好的性能。
一种半导体结构及其制造方法

[发明专利]半导体器件及其形成方法-CN201010574353.4有效
发明人：朱慧珑;梁擎擎;骆志炯;尹海洲 -专利权人：中国科学院微电子研究所
申请日： 2010-11-30 - 公布日： 2012-05-30 - 主分类号： H01L29/78 文献下载
摘要：本申请公开了一种半导体器件及其形成方法。该半导体器件包括：半导体基体，所述半导体基体位于绝缘层上，且所述绝缘层位于半导体衬底上；源漏区，其接于所述半导体基体的两个相对的第一侧面；栅极，其位于所述半导体基体的两个相对的第二侧面上；以及背栅，其位于所述半导体衬底上并嵌于所述绝缘层和所述半导体基体中。根据本发明，利于减小半导体器件中的短沟道效应、源漏区电阻及寄生电容，并可调节半导体器件的阈值电压。
半导体器件及其形成方法

[发明专利]一种半导体器件及其形成方法-CN201010557270.4有效
发明人：骆志炯;尹海洲;朱慧珑 -专利权人：中国科学院微电子研究所
申请日： 2010-11-22 - 公布日： 2012-05-30 - 主分类号： H01L29/06 文献下载
摘要：一种半导体器件，所述半导体器件形成于半导体衬底上，所述半导体器件包括栅极堆叠、沟道区和源漏区，所述栅极堆叠形成于所述沟道区上，所述沟道区位于所述半导体衬底中，所述源漏区嵌于所述半导体衬底中，所述源漏区包括侧壁和底壁，远离所述底壁的部分所述侧壁与所述沟道区之间夹有第二半导体层，所述底壁中至少远离所述侧壁的部分经第一半导体层接于所述半导体衬底，所述底壁和/或所述侧壁的剩余部分经绝缘层接于所述半导体衬底。还提供了一种半导体器件的形成方法，利于减少源漏区内的掺杂离子向半导体衬底中扩散。
一种半导体器件及其形成方法

[发明专利]半导体结构及其制造方法-CN201010574357.2有效
发明人：朱慧珑;梁擎擎;骆志炯;尹海洲 -专利权人：中国科学院微电子研究所
申请日： 2010-11-30 - 公布日： 2012-05-30 - 主分类号： H01L29/78 文献下载
摘要：本申请公开了一种半导体结构及其制造方法。本发明的半导体结构采用共用接触，即源区接触或漏区接触，利用源区或漏区与背栅区间的电容耦合来调节阈值电压，简化了制作工艺程序，能够提高集成度、降低生产成本。此外，非对称背栅结构设计，以及根据需要改变背栅区掺杂类型能够进一步提高阈值电压调节效果，改善器件性能。
半导体结构及其制造方法

[发明专利]一种化学机械平坦化的方法-CN201010571662.6有效
发明人：朱慧珑;尹海洲;骆志炯 -专利权人：中国科学院微电子研究所;北京北方微电子基地设备工艺研究中心有限责任公司
申请日： 2010-11-29 - 公布日： 2012-05-30 - 主分类号： H01L21/768 文献下载
摘要：本发明公开了一种化学机械平坦化的方法，所述方法包括：提供半导体晶片，所述晶片包括衬底、形成于所述衬底上的第一介质层以及形成于第一介质层内的互连结构；在所述第一介质层内形成沟槽，所述沟槽与所述互连结构相接；在所述沟槽与第一介质层上形成导电层，所述导电层与所述互连结构电连接；在所述导电层上形成开口，所述开口的底部高于所述导电层的底部；在所述导电层上形成第二介质层；对所述晶片进行化学机械研磨，至所述第一介质层露出。所述方法释放了导电层的应力，从而减小了由于导电层的应力导致晶片的弯曲，进而减小由于晶片弯曲导致晶片的不平整，提高晶片平整度。
一种化学机械平坦方法

[发明专利]半导体器件的制造方法-CN201010571661.1无效
发明人：李春龙;刘金彪;尹海洲 -专利权人：中国科学院微电子研究所
申请日： 2010-11-29 - 公布日： 2012-05-30 - 主分类号： H01L21/02 文献下载
摘要：一种半导体器件的制造方法，平坦化填充层覆盖衬底和衬底上的器件图形；在平坦化填充层上涂敷一层平坦的光刻胶，透过该光刻胶层对平坦化填充层进行离子注入；离子在平坦化填充层中的浓度分布受到光刻胶厚度的影响，进而不同的离子浓度会导致对平坦化填充层的不同的刻蚀速度，因此，在离子注入工艺之后通过去胶和刻蚀工艺，即可获得平坦化的器件表面，从而省去了通常采用CMP的平坦化工艺，减少了大量和CMP相关的工艺成本。
半导体器件制造方法

[发明专利]用于集成电路的衬底及其形成方法-CN201010574562.9无效
发明人：钟汇才;梁擎擎;尹海洲;骆志炯 -专利权人：中国科学院微电子研究所
申请日： 2010-11-30 - 公布日： 2012-05-30 - 主分类号： H01L21/762 文献下载
摘要：本发明涉及用于集成电路的衬底及其形成方法。该方法包括：在体硅材料上形成硬掩膜层；蚀刻该硬掩膜层以及该体硅材料以形成至少一个沟槽的第一部分，该第一部分用于实现浅沟槽隔离；在所述沟槽的侧壁上形成电介质膜；进一步蚀刻所述体硅材料，使得所述沟槽加深从而形成所述沟槽的第二部分；完全氧化或氮化所述沟槽的第二部分之间以及所述沟槽的第二部分与所述体硅材料的外侧之间的所述体硅材料的部分；在所述沟槽的第一及第二部分中填充介电材料；以及除去所述硬掩膜层。
用于集成电路衬底及其形成方法

[发明专利]接触电极制造方法和半导体器件-CN201010531985.2有效
发明人：朱慧珑;尹海洲;骆志炯 -专利权人：中国科学院微电子研究所
申请日： 2010-10-29 - 公布日： 2012-05-23 - 主分类号： H01L29/417 文献下载
摘要：本发明提出了一种半导体器件，包括：衬底；栅极部分，形成在所述衬底上；源极部分和漏极部分，分别位于所述栅极部分的相对侧；接触电极，与所述源极部分和/或所述漏极部分相接触，其中所述接触电极在与所述源极部分和/或所述漏极部分接触的一端具有增大的端部。在本发明中，由于在与源极部分/漏极部分接触的界面，增大了接触电极的接触面积，实现了接触电阻的降低，从而确保/增强了半导体器件的性能。本发明还提出了用于制造前述半导体器件(尤其是其中的接触电极)的方法。
接触电极制造方法半导体器件

[发明专利]一种半导体结构及其制造方法-CN201010551454.X有效
发明人： 尹海洲;骆志炯;朱慧珑 -专利权人：中国科学院微电子研究所
申请日： 2010-11-18 - 公布日： 2012-05-23 - 主分类号： H01L21/768 文献下载
摘要：一种半导体结构，包括，第一层间结构，所述第一层间结构包括第一介质层和第一接触塞，所述第一介质层与所述栅极堆叠平齐或覆盖所述栅极堆叠，所述第一接触塞贯穿所述第一介质层且电连接于至少部分所述源/漏区；第二层间结构，所述第二层间结构包括盖层和第二接触塞，所述盖层覆盖所述第一层间结构，所述第二接触塞贯穿所述盖层并经第一衬层电连接于所述第一接触塞和所述栅极堆叠；第三层间结构，所述第三层间结构包括第二介质层和第三接触塞，所述第二介质层覆盖所述第二层间结构，所述第三接触塞贯穿所述第二介质层中并经第二衬层电连接于所述第二接触塞。还提供了一种半导体结构的制造方法，利于节约面积以提高半导体结构的集成度。
一种半导体结构及其制造方法

[发明专利]一种半导体器件及其形成方法-CN201010548655.4有效
发明人：骆志炯;尹海洲;朱慧珑 -专利权人：中国科学院微电子研究所
申请日： 2010-11-18 - 公布日： 2012-05-23 - 主分类号： H01L21/336 文献下载
摘要：一种半导体器件的形成方法，包括：形成材料层，所述材料层暴露伪栅和侧墙并夹于各栅堆叠基体之间，所述材料层材料与所述伪栅材料相同；去除所述伪栅和所述材料层，以形成凹槽；以导电材料填充所述凹槽后，平坦化所述导电材料，以暴露所述侧墙；断开所述侧墙外围的所述导电材料，以形成至少两个导电体，各所述导电体只接于所述侧墙外围一侧的所述有源区，并形成栅堆叠结构和第一接触塞。以及，一种半导体器件。均利于扩大形成接触塞时的工艺窗口。
一种半导体器件及其形成方法

[发明专利]晶体管及其制造方法-CN201010532061.4有效
发明人： 尹海洲;朱慧珑;骆志炯 -专利权人：中国科学院微电子研究所
申请日： 2010-10-29 - 公布日： 2012-05-23 - 主分类号： H01L21/336 文献下载
摘要：本发明涉及晶体管及其制造方法。本发明的晶体管包括：半导体衬底；形成在所述半导体衬底上的栅极电介质；形成在所述栅极电介质上的栅极；位于所述半导体衬底中、且分别在所述栅极两侧的源区和漏区，其中仅所述源区包含至少一个位错。本发明的晶体管制造方法包括在形成了栅极的半导体衬底上形成掩膜层，所述掩膜层覆盖所述栅极以及所述半导体衬底；图形化该掩膜层，使得仅源区的至少一部分暴露；对所述源区的暴露部分进行第一离子注入步骤；以及对所述半导体衬底进行退火以在源区的暴露部分形成位错。
晶体管及其制造方法

[发明专利]晶体管及其制造方法-CN201010532050.6有效
发明人： 尹海洲;朱慧珑;骆志炯 -专利权人：中国科学院微电子研究所
申请日： 2010-10-29 - 公布日： 2012-05-23 - 主分类号： H01L21/336 文献下载
摘要：本发明涉及晶体管及其制造方法。本发明的晶体管包括：半导体衬底；形成在所述半导体衬底上的栅极电介质；形成在所述栅极电介质上的栅极；位于所述半导体衬底中、且分别在所述栅极两侧的源区和漏区，其中至少所述源区和漏区之一包含至少一个位错；位于所述源区和漏区上方的含硅外延半导体层；以及位于所述外延半导体层上方的金属硅化物层。
晶体管及其制造方法