“史蒂文·莱比格尔”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果7个，建议您升级VIP下载更多相关专利

[发明专利]用于使用半导体工艺产生多个半导体装置的方法-CN201410031282.1有效
发明人：克里斯托弗·纳萨尔;金成龙;史蒂文·莱比格尔;詹姆斯·霍尔 -专利权人：飞兆半导体公司
申请日： 2014-01-23 - 公布日： 2018-10-02 - 主分类号： H01L21/77 文献下载
摘要：本申请案涉及一种用于使用半导体工艺产生多个半导体装置的方法。在一个一般方面中，一种方法可包含在包含于半导体装置中的横向扩散金属氧化物半导体LDMOS装置的一部分中及电阻器装置的一部分中同时植入第一掺杂剂。所述方法还可包含在所述半导体装置中的所述LDMOS装置的一部分中及双极结型晶体管BJT装置的一部分中同时植入第二掺杂剂。
用于使用半导体工艺产生装置方法

[发明专利]使用半导体工艺的现有操作生产高性能无源器件-CN201410025833.3有效
发明人：丹尼尔·哈恩;史蒂文·莱比格尔;金成龙;克里斯托弗·纳萨尔;詹姆斯·霍耳 -专利权人：飞兆半导体公司
申请日： 2014-01-20 - 公布日： 2018-03-02 - 主分类号： H01L21/02 文献下载
摘要：本发明在一个总体方面涉及半导体加工方法，所述方法可包括形成设置在P型硅基板内的N型硅区域。所述方法还可以包括在所述P型硅基板中形成场氧化物(FOX)层，其中所述FOX层包括暴露出所述N型硅区域的至少一部分的开口。所述方法还可以包括形成降低表面场(RESURF)氧化物(ROX)层，所述层具有设置在所述暴露的N型硅区域上的第一部分和设置在所述FOX层上的第二部分，其中所述ROX层包括与所述暴露的N型硅区域接触的第一介电层和设置在所述第一介电层上的第二介电层。所述方法还可以包括形成掺杂多晶硅层，所述层具有设置在所述ROX层的所述第一部分上的第一部分和设置在所述ROX层的所述第二部分上的第二部分。
使用半导体工艺现有操作生产性能无源器件

[发明专利]具有双斜坡场板的LDMOS器件-CN201410025986.8有效
发明人：金成龙;马克·施密特;克里斯托弗·纳萨尔;史蒂文·莱比格尔 -专利权人：飞兆半导体公司
申请日： 2014-01-20 - 公布日： 2017-06-30 - 主分类号： H01L29/78 文献下载
摘要：在一个总的方面，本发明公开了一种设备，所述设备可包括设置在半导体基板中的沟道区、设置在所述沟道区上的栅极电介质以及设置在所述半导体基板中与所述沟道区相邻的漂移区。所述设备还可包括场板，所述场板具有设置在所述半导体基板的顶部表面与所述栅极电介质之间的末端部分。所述末端部分可包括与所述栅极电介质接触的表面，所述表面具有沿着与第二平面不平行的第一平面对齐的第一部分，所述表面的第二部分沿着所述第二平面对齐，所述第一平面与所述半导体基板的所述顶部表面不平行并且所述第二平面与所述半导体基板的所述顶部表面不平行。
具有斜坡 ldmos 器件

[发明专利]在半导体器件中使用氧化物层板来增加本体氧化物厚度-CN201310057477.9无效
发明人：金成龙;史蒂文·莱比格尔;克里斯托弗·纳萨尔 -专利权人：飞兆半导体公司
申请日： 2013-02-22 - 公布日： 2014-05-14 - 主分类号： H01L21/336 文献下载
摘要：本发明涉及在半导体器件中使用氧化物层板来增加本体氧化物厚度。本发明描述了半导体器件以及用于制造这类器件的方法。通过以下各项来制造所述半导体器件：为半导体基底提供有源区；在所述基底的非有源部分中提供本体氧化物层，在所述器件的保护区域内所述本体氧化物层具有第一厚度；在所述本体氧化物层上以及在所述有源区中的基底上提供氧化物层板；在所述基底的有源区上形成栅极结构；以及在一部分基底和栅极结构上形成自对准的硅化物层；其中在这些过程之后在保护区域内本体氧化物层的最终厚度仍然基本上与所述第一厚度相同。可以增加本体氧化物层的厚度，而无需任何额外的加工步骤或任何额外的加工费用。还描述了其他实施方式。
半导体器件使用氧化物层板来增加本体厚度

[发明专利]一种集成电路的保护方法、电路及集成电路-CN201210113516.8有效
发明人：郑石德;孙亚亚;史蒂文·莱比格尔;T·戴格尔;J·L·斯图兹 -专利权人：快捷半导体(苏州)有限公司
申请日： 2012-04-13 - 公布日： 2013-10-30 - 主分类号： H01L27/02 文献下载
摘要：本发明公开了一种集成电路的保护方法，在集成电路的接地节点与电源地之间设置第一隔离器件，所述第一隔离器件在集成电路输入负电压时将接地节点与电源地隔离；本发明同时还公开了一种集成电路的保护方法、电路及集成电路，通过本发明的方案，能够在集成电路输入负电压时，使集成电路的接地节点与电源地隔离，避免在集成电路中的PN结产生正向偏置电压，从而防止PN结电流过大，保护集成电路免于烧毁。
一种集成电路保护方法电路

[实用新型]一种集成电路及其保护电路-CN201220163864.1有效
发明人：郑石德;孙亚亚;史蒂文·莱比格尔;T·戴格尔;J·L·斯图兹 -专利权人：快捷半导体(苏州)有限公司
申请日： 2012-04-13 - 公布日： 2013-01-02 - 主分类号： H01L23/58 文献下载
摘要：本实用新型公开了一种集成电路的保护电路，包括：将自身接地节点通过第一隔离器件接入电源地的电路模块；在集成电路输入负电压时处于截止状态的第一隔离器件；提供电压参考基点的电源地；本实用新型同时还公开了一种集成电路，通过本实用新型的方案，能够在集成电路输入负电压时，使集成电路的接地节点与电源地隔离，避免在集成电路中的PN结产生正向偏置电压，从而防止PN结电流过大，保护集成电路免于烧毁。
一种集成电路及其保护电路

[发明专利]PN结及MOS电容器混合减低表面场晶体管-CN200780049209.5有效
发明人： 史蒂文·莱比格尔;加里·多尔尼 -专利权人：飞兆半导体公司
申请日： 2007-12-31 - 公布日： 2009-11-04 - 主分类号： H01L29/78 文献下载
摘要：本发明揭示一种高电压半导体装置，例如RESURF晶体管，其具有包括减低的导通状态电阻在内的改善的性质。所述装置包括：半导体衬底；提供于所述衬底中的源极区域及漏极区域；其中所述源极区域与所述漏极区域彼此横向间隔开；及位于所述衬底中所述源极区域与所述漏极区域之间的漂移区域。所述漂移区域包括具有延伸于所述源极区域与所述漏极区域之间的至少两个间隔沟槽式电容器的结构；且进一步包括具有至少第一导电率类型的第一区域、第二导电率类型的第二区域及所述第一导电率类型的第三区域的堆叠，其中所述堆叠在所述源极区域与所述漏极区域之间且在所述至少第一与第二沟槽式电容器之间延伸并电连接到所述第一及第二沟槽式电容器。当所述装置处于导通状态时，电流穿过所述第二导电率类型的所述第二区域在所述源极与漏极区域之间流动；且当所述装置处于关断/阻断状态时，所述第二导电率区域分四路耗尽到所述堆叠的所述第一及第三区域中且耗尽到所述第一及第二沟槽式电容器中。
pn mos 电容器混合减低表面晶体管

1
共 7 条