“余云初”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果32个，建议您升级VIP下载更多相关专利

[发明专利]一种用于波导转换的光功分器-CN202310938426.0在审
发明人：张轲;余云初;朱南飞;朱瑞 -专利权人：赛丽科技（苏州）有限公司
申请日： 2023-07-28 - 公布日： 2023-10-10 - 主分类号： G02B6/125 文献下载
摘要：本发明公开了一种用于波导转换的光功分器，包括：输入波导，输入波导包括沿长度延伸方向连接为一体的单模输入波导和过渡输入波导；两个输出波导，输出波导包括沿长度延伸方向连接为一体的过渡输出波导和单模输出波导，两个输出波导设置在输入波导的上方，且两个输出波导投射至输入波导所在平面上的投影关于输入波导轴对称；介质包层，输入波导和输出波导设置在介质包层内。本发明还公开了一种波分复用器和一种调制器。本发明的光功分器能够将光输入波导一分为二转换为两路输出波导，且本发明的光功分器集成度高，尺寸小，插设小，反射低。
一种用于波导转换光功分器

[发明专利]一种耦合器-CN202310942799.5在审
发明人：张轲;余云初;朱南飞;朱瑞 -专利权人：赛丽科技（苏州）有限公司
申请日： 2023-07-28 - 公布日： 2023-10-10 - 主分类号： G02B6/122 文献下载
摘要：本发明公开了一种耦合器，包括衬底、包层、覆盖层、第一波导和第二波导，所述衬底、所述包层和所述覆盖层自下而上叠层设置，所述第一波导和所述第二波导设置在所述包层内，所述第一波导设置在所述第二波导的上方，所述第一波导和所述第二波导的折射率均大于所述包层的折射率。本发明光场被限制在第一波导和第二波导中，光场大小不受环境折射率的影响，实现了耦合损耗对环境不敏感，本发明采用折射率高于包层的第一波导将光场向上移动，从而减少了衬底对光的损耗，尤其是对TM偏振光的损耗，既降低了整体损耗，又减小了偏振敏感性，使得该端面耦合器在TE/TM偏振下的损耗都很小。
一种耦合器

[发明专利]一种多高度波导的制备工艺-CN202311030422.9在审
发明人：朱南飞;张轲;余云初 -专利权人：赛丽科技（苏州）有限公司
申请日： 2023-08-16 - 公布日： 2023-09-12 - 主分类号： G02B6/136 文献下载
摘要：本发明公开了一种多高度波导的制备工艺，包括以下步骤：提供一衬底，在所述衬底的一表面形成第一包覆层，在所述第一包覆层远离所述衬底的表面形成第一波导层；对所述第一波导层进行第一次的光刻和刻蚀，完成多高度波导的全高区域图形化；对所述第一波导层进行第二次的光刻和刻蚀，完成多高度波导的浅刻区域图形化；对所述第一波导层进行第三次的光刻和刻蚀，完成多高度波导的深刻区域图形化；所述刻蚀采用硬掩模自对准方式逐步刻蚀。本发明采用硬掩模自对准方式逐步刻蚀，每个高度的图形由于是自对准，版图和过程对应区域清晰明了，方便设计人员采用自动化脚本自动绘图，同时改善器件的性能和设计的直观性。
一种高度波导制备工艺

[发明专利]掩膜版及双重图形化法的方法-CN201510690769.5有效
发明人： 余云初;沈忆华;潘见;傅丰华 -专利权人：中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司
申请日： 2015-10-22 - 公布日： 2020-10-09 - 主分类号： G03F1/36 文献下载
摘要：一种掩膜版以及双重图形化的方法，其中掩膜版包括：提供第一掩膜版，第一掩膜版的第一区域内具有若干分立的第一图形，第一掩膜版的第二区域内具有若干分立的第二图形，第一图形投影于基底表面的图形为第一投影图形；提供第二掩膜版，第二掩膜版的第三区域内具有若干分立的第三图形，第二掩膜版的第四区域内具有若干分立的第四图形，第三图形投影于基底表面的图形为第三投影图形，其中，任一所述第三投影图形与至少一个第一投影图形相邻，且所述第一投影图形与相邻的第三投影图形之间具有重合部分。本发明改善形成的目标图形的位置精确度和形貌精确度。
掩膜版双重图形方法

[发明专利]半导体结构及其形成方法-CN201510706331.1有效
发明人： 余云初;沈忆华;潘见;傅丰华 -专利权人：中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司
申请日： 2015-10-27 - 公布日： 2020-08-07 - 主分类号： H01L21/336 文献下载
摘要：一种半导体结构及其形成方法，其中半导体结构的形成方法包括：在栅极结构顶部表面和侧壁表面、以及基底表面形成介质层；刻蚀位于源漏互连区上方的介质层，形成位于源漏互连区上方的第一凹槽，同时刻蚀位于桥连区上方的介质层，形成位于桥连区上方的第二凹槽；形成填充满第一凹槽的第零层导电层，同时形成填充满第二凹槽的桥连导电层，第零层导电层与源漏互连区内的源漏极电连接；刻蚀位于栅极互连区上方的介质层，在介质层内形成位于栅极互连区上方的第三凹槽，第三凹槽暴露出栅极互连区的栅极结构表面；形成填充满所述第三凹槽的第零层栅导电层，且相邻第零层栅导电层与所述桥连导电层侧壁相接触。本发明改善形成的半导体结构的电学性能。
半导体结构及其形成方法

[发明专利]具有局部互连结构的器件及其制造方法-CN201510970425.X有效
发明人：傅丰华;余云初;沈忆华;潘见 -专利权人：中芯国际集成电路制造（上海）有限公司;中芯国际集成电路制造（北京）有限公司
申请日： 2015-12-22 - 公布日： 2020-06-19 - 主分类号： H01L21/768 文献下载
摘要：本发明公开了一种具有局部互连结构的器件及其制造方法，该制造方法包括：提供半导体衬底，半导体衬底具有有源区和栅极，栅极覆盖有硬掩膜层，栅极之间具有第一介质层；刻蚀第一介质层，在有源区上形成第一互连沟槽；在第一互连沟槽底部沉积金属硅化物层；沉积第一金属层填充第一互连沟槽；在衬底上沉积第二介质层覆盖栅极和第一互连沟槽；刻蚀第二介质层，在第一互连沟槽上形成交错排列的第二互连沟槽；刻蚀第二介质层，在栅极上形成第三互连沟槽；在第二互连沟槽和第三互连沟槽内沉积第二金属层，以形成局部互连结构。本发明通过在第一互连沟槽上形成交错排列的第二互连沟槽，避免了双重曝光工艺，从而降低了器件设计限制，改善了器件性能。
具有局部互连结构器件及其制造方法

[发明专利]三重图形化的方法-CN201610787086.6有效
发明人：沈忆华;余云初 -专利权人：中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司
申请日： 2016-08-31 - 公布日： 2020-02-07 - 主分类号： H01L21/033 文献下载
摘要：一种三重图形化的方法，包括：提供基底，基底表面形成有掩模层；提供目标图形，定义出基底上待图形化的区域，目标图形包括沿第一方向延伸的第一边界和第二边界、以及沿第二方向延伸的第三边界和第四边界；对掩模层进行第一图形化处理，去除第一部分掩模层，第一部分掩模层与第一边界间隔第一预设距离；对掩模层进行第二图形化处理，去除第二部分掩模层，第二部分掩模层与第二边界间隔第二预设距离；对掩模层进行第三图形化处理，去除第三部分掩模层，第三部分掩模层位于目标图形之外且与第三边界和第四边界相邻；以剩余的掩模层为掩模刻蚀基底，形成图形化区域。本发明实施例的三重图形化方法增大基底上的图形密度、减小图形间距。
三重图形方法

[发明专利]掩膜版版图以及形成半导体结构的方法-CN201510702113.0有效
发明人： 余云初;沈忆华;潘见;傅丰华 -专利权人：中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司
申请日： 2015-10-26 - 公布日： 2020-02-07 - 主分类号： G03F1/00 文献下载
摘要：一种掩膜版版图及形成半导体结构的方法，其中掩膜版版图包括：第一层掩膜版版图，相邻第一图形之间的区域用于定义栅极结构两侧的源漏区以及隔离区，第一图形投影于基底表面的图形为第一投影图形，第一投影图形横跨基底中的若干有源区；第二层掩膜版版图，相邻第二图形之间的区域用于定义若干有源区，第二图形用于定义位于相邻有源区之间的隔离区，第二图形投影于基底表面的图形为第二投影图形，第二投影图形横跨若干有源区，第二投影图形与至少一个第一投影图形相邻，且第一投影图形与相邻第二投影图形之间的区域用于定义横跨若干源漏区表面的源漏金属层。本发明提高了工艺灵活性，改善了形成的半导体结构的电学性能。
掩膜版版图以及形成半导体结构方法

[发明专利]一种半导体器件及其制备方法、电子装置-CN201510566198.4有效
发明人：傅丰华;余云初;沈忆华;潘见 -专利权人：中芯国际集成电路制造（上海）有限公司;中芯国际集成电路制造（北京）有限公司
申请日： 2015-09-08 - 公布日： 2019-09-27 - 主分类号： H01L21/8234 文献下载
摘要：本发明涉及一种半导体器件及其制备方法、电子装置。所述方法包括步骤S1：提供半导体衬底，在所述半导体衬底上形成有若干鳍片以及环绕所述鳍片的栅极结构，在所述栅极结构的两侧还形成有抬升源漏，步骤S2：在与鳍片延伸方向相垂直的方向上、在所述栅极结构上方形成图案化的沟槽阻挡层，以覆盖所述栅极结构；步骤S3：在所述沟槽阻挡层的侧壁上形成间隙壁；步骤S4：在所述沟槽阻挡层上形成图案化的沟槽掩膜层，以露出所述栅极结构之间的沟槽区域；步骤S5：以所述沟槽掩膜层为掩膜，蚀刻所述沟槽区域，以形成沟槽，露出所述抬升源漏；步骤S6：在所述沟槽中所述抬升源漏上形成第一互连结构。所述方法可以实现更小的沟槽间隙，同时增强光刻曝光能力。
一种半导体器件及其制备方法电子装置

[发明专利]半导体器件的形成方法-CN201510691122.4有效
发明人：沈忆华;余云初;潘见;傅丰华 -专利权人：中芯国际集成电路制造(北京)有限公司;中芯国际集成电路制造(上海)有限公司
申请日： 2015-10-22 - 公布日： 2019-09-27 - 主分类号： H01L21/336 文献下载
摘要：一种半导体器件的形成方法，包括：在栅极结构表面以及层间介质层表面形成第一掩膜层；在第一掩膜层表面形成第二掩膜层；在第二掩膜层表面形成第一图形层，相邻第一图形层之间的第一开口图形贯穿所述源漏区和位于相邻源漏区之间的隔离区；以第一图形层为掩膜，刻蚀第二掩膜层直至暴露出第一掩膜层表面；形成若干分立的第二图形层，第二图形层暴露出的区域与有源区一致；以第二图形层为掩膜，刻蚀暴露出的第一掩膜层直至暴露出层间介质层顶部表面；以刻蚀后第一掩膜层为掩膜，刻蚀层间介质层直至暴露出源漏区表面，在层间介质层内形成接触通孔；在接触通孔暴露出的源漏区表面形成金属硅化物层。本发明改善形成的半导体器件的电学性能。
半导体器件形成方法

[发明专利]一种半导体器件和电子装置-CN201410326153.5有效
发明人：钟浩;余云初;沈忆华 -专利权人：中芯国际集成电路制造（上海）有限公司
申请日： 2014-07-09 - 公布日： 2019-04-09 - 主分类号： H01L29/06 文献下载
摘要：本发明提供一种半导体器件和电子装置，涉及半导体技术领域。本发明的半导体器件，在保护环中包括设置于鳍型结构上方的第一导电连接件以及连接至少两个第一导电连接件的第二导电连接件，由于第二导电连接件将不同的第一导电连接件实现电性连接且与第一导电连接件为一体结构，因此，可以形成低阻的保护环，使保护环更好地发挥作用。本发明的电子装置，使用了上述半导体器件，因而同样具有上述优点。
一种半导体器件电子装置

[发明专利]一种对版图进行DRC验证的方法-CN201510058670.3有效
发明人：俞少峰;沈忆华;潘见;傅丰华;余云初 -专利权人：中芯国际集成电路制造（上海）有限公司
申请日： 2015-02-04 - 公布日： 2019-04-09 - 主分类号： G06F17/50 文献下载
摘要：本发明提供一种对版图进行DRC验证的方法，涉及集成电路设计领域。该方法包括：步骤S101：识别版图中的off‑grid图案；步骤S102：将所述版图中的每个所述off‑grid图案按如下方式进行转换：将所述off‑grid图案的未在网格上的边向外延伸至相邻的网格上以形成一个on‑grid图案，将所述off‑grid图案的未在网格上的边向内收缩至相邻的网格上以形成另一个on‑grid图案；步骤S103：对转换后的版图进行DRC验证。本发明的方法由于包括识别版图中的off‑grid图案并将其转换为on‑grid图案的步骤，因而允许在版图设计时绘制off‑grid图案，并且可以使用现有的DRC文件对该版图进行DRC验证。
一种版图进行 drc 验证方法

[发明专利]一种半导体器件的制造方法-CN201410281295.4有效
发明人： 余云初;沈忆华;傅丰华 -专利权人：中芯国际集成电路制造（北京）有限公司;中芯国际集成电路制造（上海）有限公司
申请日： 2014-06-20 - 公布日： 2018-10-23 - 主分类号： H01L21/768 文献下载
摘要：本发明提供一种半导体器件的制造方法，涉及半导体技术领域。该方法包括：S101：提供包括半导体衬底、栅极和有源区的前端器件，形成层间介电层；S102：利用第一掩膜板在层间介电层上形成覆盖相邻有源区之间的至少部分区域的第一掩膜层；S103：利用第二掩膜板形成覆盖层间介电层且在相邻的有源区的上方具有开口的第二掩膜层，其中所述开口的至少一部分区域位于第一掩膜层的正上方；S104：利用第二掩膜层以及第一掩膜层对层间介电层进行刻蚀以形成预定图案，所述预定图案为所述第二掩膜层的图案减去其与所述第一掩膜层重叠的区域所对应的图案。该方法通过采用第一掩膜板与第二掩膜板配合来形成有源区接触孔，可以使构图工艺易于控制，有利于提高良率。
一种半导体器件制造方法

[发明专利]半导体器件的形成方法-CN201410133522.9有效
发明人：沈忆华;傅丰华;余云初 -专利权人：中芯国际集成电路制造（上海）有限公司
申请日： 2014-04-03 - 公布日： 2018-06-01 - 主分类号： H01L21/336 文献下载
摘要：一种半导体器件的形成方法，包括：提供表面具有栅极结构的衬底，栅极结构两侧分别具有一个互连区，互连区的衬底内分别具有位于栅极结构两侧的源区和漏区，衬底和栅极结构表面具有第一介质层；在第一介质层内形成阻挡开口，阻挡开口的图形至少贯穿一个互连区；在阻挡开口内形成阻挡层；在第一介质层和阻挡层表面形成暴露出互连区的第一图形化层；以第一图形化层和阻挡层为掩膜刻蚀第一介质层，直至暴露出互连区的衬底表面为止，形成源漏沟槽；在第一介质层内形成暴露出栅极结构顶部的栅极通孔；在源漏沟槽内形成源漏导电结构，在栅极通孔内形成栅极插塞。所形成的半导体器件形貌良好，性能改善。
互连区介质层栅极结构半导体器件衬底源漏开口图形化层栅极通孔阻挡层阻挡暴露栅极结构表面形貌阻挡层表面衬底表面导电结构性能改善插塞刻蚀漏区掩膜源区贯穿

[发明专利]一种半导体器件的制造方法-CN201410101098.X有效
发明人： 余云初;丁士成;沈忆华 -专利权人：中芯国际集成电路制造（上海）有限公司
申请日： 2014-03-18 - 公布日： 2018-03-16 - 主分类号： H01L21/336 文献下载
摘要：本发明提供一种半导体器件的制造方法，包括提供半导体衬底，在半导体衬底上形成有栅极结构，在栅极结构两侧形成有第一侧墙和第二侧墙，第一侧墙位于栅极结构和第二侧墙之间，第二侧墙的构成材料为采用原子层沉积工艺形成的氮化硅；在半导体衬底的PMOS区的将要形成源/漏区的部分形成嵌入式锗硅层，并在嵌入式锗硅层的顶部形成硅帽层；去除第二侧墙，仅在第一侧墙和硅帽层之间残留部分第二侧墙。根据本发明，可以有效避免去除第二侧墙时实施的湿法蚀刻对嵌入式锗硅层的刻蚀。
一种半导体器件制造方法

1
2
3
下一页»
尾页
共 32 条