“何晨烨”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果22个，建议您升级VIP下载更多相关专利

[发明专利]一种半导体封装结构及其制备方法-CN202310627503.0在审
发明人： 何晨烨 -专利权人：上海先方半导体有限公司;华进半导体封装先导技术研发中心有限公司
申请日： 2023-05-30 - 公布日： 2023-08-18 - 主分类号： H03H9/10 文献下载
摘要：一种半导体封装结构及其制备方法，其中半导体封装结构包括：重布线结构，所述重布线结构包括布线层，自所述重布线结构的一侧表面延伸至部分厚度的重布线结构的空腔，所述空腔的底部暴露出部分布线层；倒装在所述重布线结构一侧的第一芯片，所述第一芯片的有源面一侧具有第一导电件，所述第一导电件位于所述空腔中且和所述空腔底部的布线层连接，所述第一芯片的有源面的边缘区域与所述空腔外周的重布线结构的表面贴合连接；塑封层，覆盖所述重布线结构的一侧且覆盖所述第一芯片，所述塑封层与所述第一芯片的有源面不接触。所述半导体封装结构可利用扇出工艺实现功能芯片与其他芯片的集成。
一种半导体封装结构及其制备方法

[发明专利]重布线悬臂梁结构及制备方法、封装结构及制备方法-CN202310551294.6在审
发明人：林耀剑;伊斯兰姆·诺基布尔;杨丹凤;蔡佩燕;刘硕;何晨烨 -专利权人：江苏长电科技股份有限公司
申请日： 2023-05-16 - 公布日： 2023-08-08 - 主分类号： H01L23/528 文献下载
摘要：本发明公开一种重布线悬臂梁结构、制备方法、封装结构及制备方法，重布线悬臂梁结构包括：第一芯片；第一导电粘结层，底部第一导电粘结层与第一芯片引脚金属层电性连接；底部第一主体金属层，刻蚀底部第一主体金属层形成的裸露出底部第一导电粘结层的凹槽；形成在凹槽内底部介电绝缘层；依次形成在底部第一主体金属层上的悬臂梁结构，依次形成在第三主体金属层上的倒装凸点；第二导电粘结层的部分表面相对于第一芯片的表面，由此形成的空腔结构，空腔结构包括半空腔部和全空腔部。结构简单，工艺精度要求低，由于倒装凸点的特殊设计，得到相应的射频性能，基于悬臂梁结构及倒装凸点的相互配合能通过电压与电流来调整射频信号。
布线悬臂梁结构制备方法封装

[发明专利]封装结构及其制作方法-CN202110655877.4在审
发明人：林耀剑;杨丹凤;刘硕;何晨烨 -专利权人：江苏长电科技股份有限公司
申请日： 2021-06-11 - 公布日： 2022-12-13 - 主分类号： H01L25/16 文献下载
摘要：本发明提供一种具有封装结构及其制作方法，封装结构包括至少两个电性元件、第二重构层和金属引线框架，其中，至少一个电性元件为芯片，至少一个电性元件有第一重构层，且第二重构层引脚间距小于金属引线框架引脚间距；第二重构层具有相对的第一面和第二面，电性元件功能面设置于第二重构层第一面上，并与其电性连接，其中，至少一个电性元件通过设于其功能面的第一重构层与第二重构层电性连接；第二重构层第二面设置于金属引线框架上，并与其电性连接。在具有低成本、可靠性高、易于进行热管理等优点的金属引线框架上形成高密度布线扇出型封装结构，提高了芯片的散热能力，使得封装结构具有高密度布线的同时，也有优良的散热性能和可靠性。
封装结构及其制作方法

[发明专利]具有电磁屏蔽功能的芯片封装结构、制作方法及封装设备-CN202110555286.X在审
发明人：史海涛;林耀剑;周青云;刘硕;徐晨;何晨烨;周莎莎;陈雪晴;刘彬洁;丁科 -专利权人：长电科技管理有限公司
申请日： 2021-05-21 - 公布日： 2022-11-22 - 主分类号： H01L23/31 文献下载
摘要：本发明提供一种具有电磁屏蔽功能的芯片封装结构、制作方法及封装设备，封装结构包括载体、设于载体上的至少一个芯片和包覆芯片的塑封体，塑封体表层区域形成有致密的金属颗粒聚集层。制作方法包括步骤：在液态注塑料中添加金属颗粒；提供一待注塑封装结构，将待注塑封装结构置于注塑模具模腔内，并向模腔内填充注塑料；加温加压使注塑料转变为液态、或注塑料在室温为液态时，打开埋设于注塑模具内的电极，在模腔内形成电场，在电场作用下金属颗粒朝向注塑料表层区域聚集；固化注塑料，获得注塑后封装结构。利用直接在注塑过程中形成的金属颗粒聚集层代替传统的与封装体外侧镀覆形成的金属屏蔽层，生产工艺步骤简单，利于降低生产成本。
具有电磁屏蔽功能芯片封装结构制作方法设备

[发明专利]SIP封装结构及其制备方法-CN202110518724.5在审
发明人：史海涛;林耀剑;周青云;刘硕;徐晨;何晨烨 -专利权人：长电科技管理有限公司
申请日： 2021-05-12 - 公布日： 2022-11-15 - 主分类号： H01L23/31 文献下载
摘要：本发明提供一种SIP封装结构及其制备方法，所述SIP封装结构包括下载板、与所述下载板间隔设置的上载板、设于所述上载板与所述下载板之间的互连结构件；所述互连结构件至少包括第一组导电柱、与所述第一组导电柱间隔设置的第二组导电柱、连接所述第一组导电柱与所述第二组导电柱的连接块，所述连接块位于所述第一组导电柱与所述第二组导电柱之间；提高各组导电柱的站立能力，从而在回流焊之前各组导电柱能够站立以支撑所述上载板；同时，能够提高各组导电柱的自对位性能，减小在回流焊过程中各组导电柱的位置的偏移，使所述SIP封装结构能够实现工业化生产。
sip 封装结构及其制备方法

[发明专利]封装结构及其制备方法-CN202110393914.9在审
发明人：杨丹凤;林耀剑;徐晨;何晨烨 -专利权人：长电科技管理有限公司
申请日： 2021-04-13 - 公布日： 2022-10-18 - 主分类号： H01L23/367 文献下载
摘要：本发明提供了一种封装结构及其制备方法，封装结构包括衬底，所述衬底具有相对设置的第一表面、第二表面；位于所述第一表面上的芯片，包括至少一个露背芯片、至少一个非露背芯片；散热结构，贴装于所述非露背芯片的背面；密封结构，所述散热结构的背面和所述露背芯片的背面透过所述密封结构向外裸露。本发明的封装结构，通过选择性地将部分芯片背露，位于中间或边缘的部分芯片埋入而不背露，但在芯片背面贴上散热片，增强散热效果，同时可以减少或避免芯片间包封材料开裂的问题。
封装结构及其制备方法

[发明专利]封装结构制作方法和芯片防翘曲装置-CN202210863313.4在审
发明人：徐晨;杨丹凤;何晨烨;林耀剑 -专利权人：江苏长电科技股份有限公司
申请日： 2022-07-21 - 公布日： 2022-09-23 - 主分类号： H01L21/66 文献下载
摘要：本发明揭示了一种封装结构制作方法和芯片防翘曲装置，所述制作方法包括步骤：提供一测试基板和测试堆叠芯片组，形成测试封装结构；将测试封装结构进行回流焊工艺；测试回流焊工艺后测试封装结构的焊接性能；当所述焊接性能失效时，提供一芯片防翘曲装置和与所述测试封装结构相同的产品封装结构，将产品封装结构固定装载于所述芯片防翘曲装置内，再进行回流焊工艺。能够很有效防止抑制下部芯片在回流焊工艺过程中产生较大程度的翘曲，减小上部芯片和下部芯片之间的焊接失效的风险，改善3D封装焊接质量。
封装结构制作方法芯片防翘曲装置

[发明专利]一种空腔芯片器件的模组结构及封装方法-CN202210682017.4在审
发明人：周青云;何晨烨;周莎莎;刘彬洁;李耀;陈雪晴 -专利权人：江苏长电科技股份有限公司
申请日： 2022-06-16 - 公布日： 2022-09-06 - 主分类号： H01L25/16 文献下载
摘要：本发明涉及半导体制造技术领域，公开了一种空腔芯片器件的模组结构及封装方法，通过将封装薄膜覆盖并贴合在空腔芯片表面和周边的空腔芯片区域表面，使得空腔芯片底部的底部空腔与塑封层完全隔离，后续形成的塑封层不会进入底部空腔，不会影响空腔芯片的性能，从而满足不同空腔芯片和其他功能性芯片组合封装的灵活设计需求。且由于封装薄膜的存在，使得塑封层可以完全对其他功能性芯片和被动器件的底部进行填充，提高被动器件和其他功能性芯片的可靠性。
一种空腔芯片器件模组结构封装方法

[发明专利]空腔器件的封装结构-CN201910936917.5有效
发明人：林耀剑;周莎莎;陈建;陈雪晴;刘硕;何晨烨 -专利权人：江苏长电科技股份有限公司
申请日： 2019-09-29 - 公布日： 2022-09-06 - 主分类号： H01L25/16 文献下载
摘要：本发明涉及的一种空腔器件的封装结构，包括主基板、空腔器件及塑封层，所述主基板包括相对设置的主基板第一表面与主基板第二表面，所述塑封层覆盖于所述主基板第一表面且包封所述空腔器件，所述塑封层包括远离所述主基板的塑封层第一表面及靠近所述主基板的塑封层第二表面，所述塑封层中设有位于所述空腔器件外周侧的至少一个应力释放槽。通过上述设置，可解决目前封装结构中包裹空腔器件的塑封层在热胀冷缩作用和吸湿膨胀作用下易对空腔器件产生不良应力并形成拉扯作用，从而导致空腔器件失效的问题。
空腔器件封装结构

[发明专利]芯片封装结构-CN202210538111.2在审
发明人：徐晨;杨丹凤;何晨烨 -专利权人：江苏长电科技股份有限公司
申请日： 2022-05-17 - 公布日： 2022-08-23 - 主分类号： H01L23/31 文献下载
摘要：本发明提供一种芯片封装结构，涉及电子封装技术领域，其包括基板和设于其上的至少一个芯片，基板表面设置有阻焊层，芯片具有设置有电性连接结构的功能面和与其相对的非功能面，芯片功能面朝向基板倒装设于其上，通过电性连结构与基板电性连接，芯片和基板之间填充有底填料，阻焊层表面设置有至少一个凹槽，底填料填充于凹槽内，凹槽至少将芯片功能面一个顶点在阻焊层上的正投影区域包含在内。凹槽内的底填料相比于其他区域的底填料更厚，起到对热应力传递的过渡和对热应力的缓冲作用，使应力流线更平缓，有效分散热应力，并且更厚的底填料能够增加该处的结构强度，使应力集中系数下降，从而降低该处失效风险，从多维度实现对热应力缓解的作用。
芯片封装结构

[发明专利]具有散热盖板的芯片封装结构-CN202210538112.7在审
发明人：徐晨;杨丹凤;何晨烨 -专利权人：江苏长电科技股份有限公司
申请日： 2022-05-17 - 公布日： 2022-08-23 - 主分类号： H01L23/31 文献下载
摘要：本发明提供一种具有散热盖板的芯片封装结构，设计电子封装技术领域，其包括：基板、多个芯片和散热盖板，多个芯片间隔分布设置于基板上，芯片具有设置有电性连接结构的功能面和与其相对的非功能面，芯片功能面朝向基板倒装设于其上，通过电性连结构与基板电性连接，散热盖板通过热界面材料粘结设置于多个芯片非功能面上，覆盖芯片；至少在相邻两芯片之间的区域，散热盖板表面设置有至少一条芯片间应力缓冲槽。通过设置芯片间应力缓冲槽，能够有效缓解芯片封装结构中的热应力集中的问题，从而减少芯片、热界面材料和散热盖板之间的脱离分层问题。
具有散热盖板芯片封装结构

[发明专利]具有电感器件的封装结构及其制造方法-CN202011547796.4在审
发明人：林耀剑;何晨烨;刘硕;杨丹凤;邹莉 -专利权人：江苏长电科技股份有限公司
申请日： 2020-12-24 - 公布日： 2022-06-24 - 主分类号： H01L23/498 文献下载
摘要：本发明提供一种具有电感器件的封装结构及其制造方法，本发明将电感器件及互连结构件作为单独制造的第二封装模块，与包括其他电子元件的第一封装模块等其他部件形成类堆叠封装结构，两个封装模块可以同步进行封装制作，提高了生产效率；并且，通过调节焊膏用量，配合焊球，在互连结构件第一面和电感器件第一面上形成高度不同的焊球，使得电感器件和互连结构件的第二面位于同一水平面，从而使不同高度的电感器件能够形成平整的对外互连平面，并进而方便进行后续的贴装等工序，简化工艺并提高了最终封装结构件的可靠性。
具有电感器件封装结构及其制造方法

[发明专利]天线封装结构及天线封装结构制造方法-CN202011285780.0在审
发明人：林耀剑;徐晨;刘硕;何晨烨 -专利权人：江苏长电科技股份有限公司
申请日： 2020-11-17 - 公布日： 2022-05-17 - 主分类号： H01Q1/22 文献下载
摘要：本发明提供一种天线封装结构及天线封装结构制造方法，将天线和芯片分设于基板层两侧，天线层由天线支撑件、位于天线支撑件上方的第一天线层和位于天线支撑件下方的第二天线层共同构成，天线支撑件和天线层层间介质采用低介电损耗材料，从而形成异质异构的天线结构，以减少因介电损耗带来的封装结构内电流泄漏、杂散电容等问题，并减小天线封装结构的尺寸。
天线封装结构制造方法

[发明专利]封装结构及制作方法-CN202111496539.7在审
发明人：林耀剑;刘硕;杨丹凤;周青云;徐晨;何晨烨 -专利权人：江苏长电科技股份有限公司
申请日： 2021-12-09 - 公布日： 2022-04-12 - 主分类号： H01L25/18 文献下载
摘要：本发明提供一种封装结构及制作方法，包括：电性连接的下部封装体和上部封装体；下部封装体包括预制互联硅芯堆叠结构和围绕预制互联硅芯堆叠结构周边的第一塑封层；预制互联硅芯堆叠结构包括硅互联层，硅互联层包括相背的第一表面和第二表面；第一表面上层叠后道重布线堆叠层和第一预制重布线堆叠层，后道重布线堆叠层和第一预制重布线堆叠层电性连接；第二表面上设置钝化层；硅互联层包括硅基板和嵌设于硅基板内的若干硅通孔中的若干第一预制导通柱，每一第一预制导通柱包括相对的第一端和第二端，第一端自第一表面露出，且第二端自钝化层远离第二表面的一侧露出；上部封装体设置于第一预制重布线堆叠层上方，且与第一预制重布线堆叠层电性连接。
封装结构制作方法

[发明专利]一种封装结构及其制备方法-CN202111496572.X在审
发明人：林耀剑;杨丹凤;徐晨;刘硕;何晨烨;周莎莎;陈雪晴 -专利权人：江苏长电科技股份有限公司
申请日： 2021-12-09 - 公布日： 2022-04-12 - 主分类号： H01L25/18 文献下载
摘要：本发明提供一种封装结构及制备方法，包括：下部封装体、上部封装体和设置于下部封装体和上部封装体之间的第一重布线堆叠层，第一重布线堆叠层电性连接下部封装体和上部封装体；下部封装体包括预制基板和围绕预制基板周边的第一塑封层；其中，第一重布线堆叠层的最小线宽/线距小于预制基板的最小线宽/线距。下部封装体包括预制基板和设置于预制基板上方，且最小线宽/线距小于预制基板的第一重布线堆叠层，利用线宽/线距较小的第一重布线堆叠层实现在封装结构中集成更多的芯片和/或器件封装体。
一种封装结构及其制备方法

1
2
下一页»
尾页
共 22 条