|
|
钻瓜专利网为您找到相关结果 1460个，建议您 升级VIP下载更多相关专利
- [发明专利]非易失性存储装置-CN201910732448.5有效
-
饭冢贵彦;高岛大三郎;荻原隆
-
铠侠股份有限公司
-
2019-08-09
-
2023-09-15
-
G11C13/00
- 非易失性存储装置具备：具有第1线宽和第1线厚的第1和第2字线；具有第2线宽和第2线厚的第1和第2位线；分别包括阻变存储元件的多个存储单元；含具有第2线宽和第2线厚的第1全局字线部分的全局字线；含具有第1线宽和第1线厚的第1全局位线部分的全局位线；第1和第2字线选择电路；第1和第2位线选择电路；字线驱动器及位线驱动器，第1全局字线部分含输入来自字线驱动器的信号的第1端部，第1全局位线部分含输入来自位线驱动器的信号的第2端部，第1字线比第2字线靠近第1端部，第2字线比第1字线靠近第2端部，第1位线比第2位线靠近第1端部，第2位线比第1位线靠近第2端部。由此能对所选的存储单元施加与其位置无关的电压。
- 非易失性存储装置
- [发明专利]半导体存储装置-CN202310756378.3在审
-
西川浩太;坪内洋;仲井健理
-
铠侠股份有限公司
-
2019-02-25
-
2023-09-12
-
G11C16/08
- 实施方式提供一种能够提高写入动作的可靠性的半导体存储装置。实施方式的半导体存储装置具备：第1字线，配置在半导体衬底(30)的上方；第2字线，介隔绝缘层积层在第1字线上；存储柱(MH)，通过第1及第2字线，且具有半导体衬底(30)上的下部柱(LMH)、下部柱(LMH)上的上部柱(UMH)、及下部柱(LMH)与上部柱(UMH)间的接合部(JT)；位线(BL)，电连接于存储柱(MH)；及驱动器(13)，对第1及第2字线施加电压。第1字线比第2字线更靠近接合部，于在选择第2字线的写入动作时使位线(BL)升压的预充电动作中，驱动器(13)对第2字线施加电压(VCP1)，对第1字线施加高于电压(VCP1)的电压(VCP2)。
- 半导体存储装置
- [发明专利]存储器系统-CN202211026322.4在审
-
黑泽武寿;菅原昭雄;阿部光弘;藤川尚志;长井裕士;吕钊
-
铠侠股份有限公司
-
2022-08-25
-
2023-09-12
-
G06F3/06
- 本发明提供一种能够良好地进行动作的存储器系统。存储器系统具有多个半导体存储装置及控制装置。半导体存储装置具有：第1电源垫、供输入第1信号至第4信号的第1信号垫至第4信号垫、存储单元阵列、感测放大器、数据寄存器、及能够执行数据输出动作的控制电路。控制装置在第1电源垫被供给电源后，进行模式设定动作，所述模式设定动作是在切替第1信号或第2信号中至少任一个的状态下，切换第3信号；然后，进行初始设定动作，所述初始设定动作是对半导体存储装置供给电源接通读取命令；然后，向半导体存储装置发送指示数据输出动作的数据输出命令，半导体存储装置经由第2信号垫撷取数据输出命令。
- 存储器系统
- [发明专利]等离子体处理装置-CN202210942522.8在审
-
田村智洋
-
铠侠股份有限公司
-
2022-08-08
-
2023-09-12
-
H05H1/46
- 本发明的实施方式提供一种能用同一装置来执行对基板的中央部的处理和对外缘部的处理的等离子体处理装置。实施方式的等离子体处理装置在下部电极与上部电极之间产生等离子体，并具有处理台、中央顶板、外周顶板和驱动机构。处理台与下部电极电连接并具有载置作为处理对象的基板的载置面。中央顶板与上部电极电连接并具有与载置面相面对的中央面。外周顶板与上部电极电连接，并具有与载置面相面对且设置成围绕中央面的外周的外周面。驱动机构使中央顶板和外周顶板相对地位移。
- 等离子体处理装置
- [发明专利]存储器装置-CN202310129887.3在审
-
片山明
-
铠侠股份有限公司
-
2023-02-17
-
2023-09-12
-
G11C8/14
- 实施例提供了具有高数据读取性能的存储器装置。一种存储器装置包括：第一导体；第一堆叠体，其位于第一导体上；第二导体，其位于第一堆叠体上；第二堆叠体，其位于第二导体上；以及第三导体，其位于第二堆叠体上。第一堆叠体包括从第一导体的一侧依次堆叠的第一铁磁层、第一绝缘层、第二铁磁层、非磁性第一金属层和第三铁磁层。第二铁磁层和第三铁磁层具有相反方向的磁化。第二堆叠体包括从第二导体的一侧依次堆叠的第四铁磁层、第二绝缘层、第五铁磁层，非磁性第二金属层和第六铁磁层。第五铁磁层和第六铁磁层具有相反方向的磁化。第六铁磁层具有比第三铁磁层大的体积。
- 存储器装置
- [发明专利]存储装置-CN202310170376.6在审
-
小林洋介
-
铠侠股份有限公司
-
2023-02-27
-
2023-09-12
-
G11C13/00
- 本发明提供在短时间内读出数据的存储装置。基于一实施方式的存储装置具备第1布线、第2布线、存储单元、第1电路、第2电路、第3电路、第4电路以及感测放大器电路。存储单元连接于第1布线与第2布线之间，包含可变电阻元件和开关元件。可变电阻元件包含第1铁磁性层、第2铁磁性层以及第1铁磁性层与第2铁磁性层之间的绝缘层。第1电路构成为对第1布线施加第1电压。第2电路构成为对第2布线施加第2电压。第3电路构成为对第2布线施加第3电压。第4电路构成为对第1布线施加第4电压。感测放大器电路与第1布线及第2布线连接。
- 存储装置
- [实用新型]半导体装置-CN202320361666.4有效
-
村田威史;山部和治
-
铠侠股份有限公司
-
2023-02-23
-
2023-09-12
-
H10B41/50
- 根据一实施方式，半导体装置具备：衬底；及积层膜，设置在所述衬底的上方，且包含在第1方向上相互隔开的多个电极层。所述装置还具备阵列区域，该阵列区域设置在所述衬底上，且包含存储单元阵列，该存储单元阵列具有构成所述多个电极层的多个字线及多个选择线。所述装置还具备第1插塞区域，该第1插塞区域设置在所述衬底上，位于所述阵列区域的第2方向，且包含与所述多个选择线中的第1选择线电连接的第1接触插塞。所述装置还具备第2插塞区域，该第2插塞区域设置在所述衬底上，位于所述第1插塞区域的所述第2方向，且包含与所述多个字线中的第1字线电连接的第2接触插塞。
- 半导体装置
- [发明专利]半导体装置及其制造方法-CN202210830982.1在审
-
金泽力斗;辻大毅;清水公志郎
-
铠侠股份有限公司
-
2022-07-14
-
2023-09-08
-
H10B43/35
- 实施方式提供抑制单元阵列下沉的半导体装置及其制造方法。该装置具备积层体，积层体包含在第1方向相互隔开而积层的多个导电层，具有排列在与第1方向交叉的第2方向的第1、2区域。绝缘部在第1、2区域中在第1、2方向延伸，将多个导电层在与第1、2方向交叉的第3方向分断。多个第1柱状部在第1区域中在第1方向延伸，包含第1半导体层，在多个导电层与第1半导体层的交叉部分形成存储单元。多个第2柱状部在第2区域中在第1方向延伸，包含绝缘体。第3柱状部在第2区域中，在第1方向延伸，包含第2半导体层。触点在第2区域中，设置在多个导电层中的1个导电层，在第1方向延伸。多个第2柱状部沿绝缘部配置在绝缘部的第3方向的两侧。
- 半导体装置及其制造方法
|
