专利名称
主分类
A 农业
B 作业;运输
C 化学;冶金
D 纺织;造纸
E 固定建筑物
F 机械工程、照明、加热
G 物理
H 电学
专利下载VIP
公布日期
2023-10-24 公布专利
2023-10-20 公布专利
2023-10-17 公布专利
2023-10-13 公布专利
2023-10-10 公布专利
2023-10-03 公布专利
2023-09-29 公布专利
2023-09-26 公布专利
2023-09-22 公布专利
2023-09-19 公布专利
更多 »
专利权人
国家电网公司
华为技术有限公司
浙江大学
中兴通讯股份有限公司
三星电子株式会社
中国石油化工股份有限公司
清华大学
鸿海精密工业股份有限公司
松下电器产业株式会社
上海交通大学
更多 »
钻瓜专利网为您找到相关结果13个,建议您升级VIP下载更多相关专利
  • [发明专利]一种阵列器件的测试电路及装置-CN202310693284.6在审
  • 余兆安;姚志宏;吴飞宏;董大年;黄泓键;许晓欣 - 中国科学院微电子研究所
  • 2023-06-12 - 2023-09-12 - G11C29/56
  • 本发明涉及一种阵列器件的测试电路及装置,其中,测试电路包括源表、第二开关、第三开关和输出接口;第二开关和第三开关为相同的多通道模拟开关;第二开关的固定端连接源表的force端,第三开关的固定端连接源表的sense端;第二开关和第三开关的各开关通道端口分别通过输出接口的转接与阵列器件的各被测端口分别连接;在对阵列器件进行直流特性测试时,源表的force端通过第二开关的开关通路将输出电压加载到阵列器件的一个被测端口中;同时,源表的sense端通过第三开关的开关通路采集加载到被测端口的驱动电压值。本发明可靠地保证施加于待测器件上的信号不受模拟开关输出电阻的影响,解决了测试电路中带宽和输出电阻指标相矛盾的问题。
  • 一种阵列器件测试电路装置
  • [发明专利]一种RRAM阵列的读取电路及读取方法-CN202211155763.4有效
  • 许晓欣;赖锦茹;孙文绚;郑旭;董大年;余杰;樊韶阳;庞婉 - 中国科学院微电子研究所
  • 2022-09-22 - 2023-03-28 - G11C16/04
  • 本发明涉及一种RRAM阵列读取电路及读取方法,属于半导体存储器技术领域,解决了现有技术中参考单元使RRAM芯片面积变大,成本变高,功耗较大,RRAM可靠性差的问题。一种RRAM阵列读取电路包括:RRAM阵列,字线控制单元,位线源线控制单元,多路复用选择器,放大反相单元;RRAM阵列中每个RRAM单元的源线均用于输入读取电压;每个字线连接字线控制单元;字线控制单元和位线源线控制单元用于对外界输入信号进行译码;多路复用选择器,用于对阵列中要读取单元的输出电压信号进行选择,并传输到放大反相单元;放大反相单元有若干路,用于检测放大电压差异,并转换为信号0/1输出RRAM存储的数据。本发明实现了无需参考单元,节省芯片面积,降低功耗,缩减成本的功能。
  • 一种rram阵列读取电路方法
  • [发明专利]一种RRAM的读取电路及读取方法-CN202211155750.7有效
  • 许晓欣;赖锦茹;孙文绚;郑旭;董大年;余杰;樊邵阳 - 中国科学院微电子研究所
  • 2022-09-22 - 2023-03-10 - G11C16/04
  • 本发明涉及一种RRAM的读取电路及读取方法,属于半导体存储器技术领域,解决了现有技术中参考单元使RRAM芯片面积变大,成本变高,功耗较大,RRAM可靠性差的问题。一种RRAM读取电路包括:RRAM单元、放大器、反相器;RRAM单元的源线一端和放大器正输入端连接,另一端用于输入读取电压,RRAM阵列的位线和放大器负输入端连接;放大器,用于检测并放大同时刻位线和源线上的电压差异,并将放大后的信号输出至反相器的输入端;反相器,用于将输入端的高电平信号/低电平信号转变为0/1输出,所述反相器的输出端作为读取电路的输出端,输出RRAM存储的数据。实现了无需参考单元,节省芯片面积,降低功耗,缩减成本的功能。
  • 一种rram读取电路方法
  • [发明专利]阻变存储器及其制备方法-CN202011413926.5在审
  • 许晓欣;李晓燕;董大年;余杰;吕杭炳 - 中国科学院微电子研究所
  • 2020-12-04 - 2022-06-10 - H01L45/00
  • 本发明提供了一种阻变存储器及其制备方法,其中阻变存储器包括:阻变层、上电极和势垒结构,阻变层设置于衬底上;上电极设置于阻变层上;势垒结构设置于阻变层和上电极之间,用于在器件执行擦除操作时,电子从势垒结构的导带通过,避免阻变层形成缺陷,造成阻变层的反向击穿。通过在阻变层和上电极之间增加一层非完全配比的氧化层作为势垒结构,在该器件的擦除操作过程中,当施加的擦除电压逐渐增大时,阻变层的导带能级会与该氧化层的导带能级拉平,电子从势垒结构的导带中通过,避免了阻变层中形成过多的缺陷,因此器件不会出现反向击穿,使得器件的耐久性得以进一步提高。
  • 存储器及其制备方法
  • [发明专利]一种储备池元件的制备方法-CN202111593480.3在审
  • 许晓欣;孙文绚;余杰;赖锦茹;郑旭;董大年 - 中国科学院微电子研究所
  • 2021-12-23 - 2022-04-05 - H01L45/00
  • 本发明属于人工智能技术领域,尤其涉及一种储备池元件的制备方法。该方法包括以下步骤:a)在衬底上依次设置底电极层、介质层、阻变层和顶电极层,得到待退火储备池元件;b)将所述待退火储备池元件进行退火处理,得到储备池元件;所述退火处理的温度为300~700℃;所述退火处理的时间为30~100s。本发明提供的方法在制备得到储备池元件后对其进行了快速退火处理,快速退火后缺陷会再分布,形成更加稳定的膜层,同时还能在膜层中引入铁电O相。通过快速退火处理,可以有效降低储备池元件的功耗,提高计算准确率。
  • 一种储备元件制备方法
  • [发明专利]一种忆阻器及其制作方法-CN202111518851.1在审
  • 许晓欣;赖锦茹;孙文绚;余杰;董大年;吕杭炳 - 中国科学院微电子研究所
  • 2021-12-13 - 2022-03-25 - H01L45/00
  • 本发明提供了一种忆阻器及其制作方法,包括:衬底;位于所述衬底上且材质为TiN的下电极,其中,所述下电极的N组分和Ti组分的比例为0.96‑1.1,包括端点值;位于所述下电极背离所述衬底一侧的阻变层;位于所述阻变层背离所述衬底一侧的上电极。由上述内容可知,本发明提供的技术方案,通过调节忆阻器的下电极中Ti和N的组分比例为0.96‑1.1,进而优化下电极的电阻率和热电导率,使忆阻器在编程过程中形成自加热效应。进而,采用热电耦合效应,通过下电极的热场辅助来降低阻变层的缺陷形成能,提高了缺陷形成概率,降低编程过程中所需的电场强度,达到降低编程电压的目的,由此提高了忆阻器的可靠性。
  • 一种忆阻器及其制作方法

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

400-8765-105周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top