“申洪湜”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果12个，建议您升级VIP下载更多相关专利

[发明专利]集成电路器件和制造其的方法-CN201910231444.9有效
发明人：安学润;李相炫;康诚右;申洪湜;吴省翰;吴怜默;李仁根 -专利权人：三星电子株式会社
申请日： 2019-03-26 - 公布日： 2023-08-29 - 主分类号： H01L29/417 文献下载
摘要：一种集成电路器件可以包括：衬底，包括沿第一方向延伸的鳍型有源区；栅极结构，交叉鳍型有源区并沿交叉第一方向的第二方向延伸；源极/漏极区，在栅极结构的彼此相反侧处的鳍型有源区上；第一接触结构，电连接到源极/漏极区中的一个；成对的第一接触块结构，分别在第一接触结构的在第二方向上的彼此相反的第一侧壁上。
集成电路器件制造方法

[发明专利]半导体器件-CN202310091806.5在审
发明人： 申洪湜;徐政延;康诚右;金东权 -专利权人：三星电子株式会社
申请日： 2023-01-18 - 公布日： 2023-07-21 - 主分类号： H01L29/423 文献下载
摘要：可以提供半导体器件，其包括：有源图案，在基板上并在第一方向上延伸；在有源图案上的栅极结构，包括在不同于第一方向的第二方向上延伸的栅电极；在栅极结构的至少一侧的源极/漏极图案；以及在源极/漏极图案上并且连接到源极/漏极图案的源极/漏极接触，其中相对于有源图案的上表面，栅电极的上表面的高度与源极/漏极接触的上表面的高度相同，并且源极/漏极接触包括下源极/漏极接触和在下源极/漏极接触上的上源极/漏极接触。
半导体器件

[发明专利]制造半导体装置的方法以及半导体装置-CN201810288543.6有效
发明人：崔庆寅;金泰贤;申洪湜;金泰坤;朴栽永;佐佐木雄一朗 -专利权人：三星电子株式会社
申请日： 2018-04-03 - 公布日： 2023-07-21 - 主分类号： H01L21/8234 文献下载
摘要：本申请提供了一种制造半导体装置的方法以及半导体装置。该制造半导体装置的方法包括：将衬底的上部图案化，以形成第一有源图案，所述衬底包括具有第一晶格常数的半导体元素；在第一有源图案的上部上执行选择性外延生长工艺，以形成第一源极/漏极区；为第一源极/漏极区掺杂镓；在掺有镓的第一源极/漏极区上执行退火工艺；以及形成连接至第一源极/漏极区的第一接触图案。第一源极/漏极区包括具有大于第一晶格常数的第二晶格常数的半导体元素。
制造半导体装置方法以及

[发明专利]包括电阻结构的半导体器件-CN201810077733.3有效
发明人： 申洪湜;金度亨;李斗荣;罗炫旭;李书范;李元赫 -专利权人：三星电子株式会社
申请日： 2018-01-26 - 公布日： 2022-12-27 - 主分类号： H01L23/64 文献下载
摘要：本发明提供了包括满足电阻器件的期望目标电阻值的电阻结构且具有增强的特性的半导体器件。一种半导体器件包括：下层间绝缘层，设置在包括电阻区域的基板上；电阻结构，包括顺序地堆叠在电阻区域的下层间绝缘层上的电阻层和蚀刻停止图案；上层间绝缘层，配置为覆盖电阻结构并设置在下层间绝缘层上；电阻接触结构，配置为穿过上层间绝缘层和蚀刻停止图案并接触电阻层；以及电阻接触间隔物，设置在上层间绝缘层和蚀刻停止图案与电阻接触结构之间。
包括电阻结构半导体器件

[发明专利]半导体器件-CN202111400333.X在审
发明人： 申洪湜;金东权;李珍旭;朴钟撤;李元赫 -专利权人：三星电子株式会社
申请日： 2021-11-19 - 公布日： 2022-06-17 - 主分类号： H01L29/78 文献下载
摘要：一种半导体器件包括：栅极图案，在基板上并且包括顺序堆叠的栅极电介质层、栅电极和栅极盖图案；在栅极图案的侧壁上的栅极间隔物；在基板中的源极/漏极图案；在源极/漏极图案上的接触焊盘；在接触焊盘上的源极/漏极接触；以及在栅极间隔物和源极/漏极接触之间的掩埋电介质图案，其中栅极间隔物包括：在栅电极和接触焊盘之间的第一段；从第一段延伸并在栅电极和源极/漏极接触之间的第二段；以及在第二段上的第三段，掩埋电介质图案在第三段和源极/漏极接触之间，不存在于第一段和接触焊盘之间并且不存在于第二段和源极/漏极接触之间。
半导体器件

[发明专利]半导体装置-CN202110972491.6在审
发明人：李元赫;朴钟撤;朴商德;申洪湜;李道行 -专利权人：三星电子株式会社
申请日： 2021-08-24 - 公布日： 2022-04-22 - 主分类号： H01L27/088 文献下载
摘要：公开了一种半导体装置。所述半导体装置包括：第一源极/漏极图案和第二源极/漏极图案，在有源图案上且彼此分隔开；第一源极/漏极接触件，在第一源极/漏极图案上且包括第一源极/漏极阻挡膜和在第一源极/漏极阻挡膜上的第一源极/漏极填充膜；第二源极/漏极接触件，在第二源极/漏极图案上；以及栅极结构，在第一源极/漏极接触件与第二源极/漏极接触件之间在有源图案上且包括栅电极，其中，第一源极/漏极接触件的顶表面比栅极结构的顶表面低，并且从有源图案的顶表面到第一源极/漏极阻挡膜的顶表面的高度比从有源图案的顶表面到第一源极/漏极填充膜的顶表面的高度小。
半导体装置

[发明专利]半导体器件和制造半导体器件的方法-CN202010667825.4在审
发明人： 申洪湜;卢炫准;朴兴植;成石铉;李道行;李元赫 -专利权人：三星电子株式会社
申请日： 2020-07-13 - 公布日： 2021-02-26 - 主分类号： H01L27/088 文献下载
摘要：提供了半导体器件和制造半导体器件的方法。该半导体器件包括：跨越衬底的栅极图案，栅极图案包括依次堆叠在衬底上的栅极绝缘层、栅电极和栅极盖图案；栅极间隔物，覆盖栅极图案的侧壁；在衬底上的源极/漏极图案，源极/漏极图案邻近栅极图案的侧壁；在源极/漏极图案上的接触垫，接触垫的顶表面低于栅电极的顶表面；在接触垫上的源极/漏极接触插塞；以及在栅极间隔物与源极/漏极接触插塞之间的保护间隔物，保护间隔物具有包围源极/漏极接触插塞的环形。
半导体器件制造方法

[实用新型]半导体器件-CN202021369729.3有效
发明人： 申洪湜;卢炫准;朴兴植;成石铉;李道行;李元赫 -专利权人：三星电子株式会社
申请日： 2020-07-13 - 公布日： 2021-01-26 - 主分类号： H01L29/78 文献下载
摘要：提供了半导体器件，其包括：跨越衬底的栅极图案，栅极图案包括依次堆叠在衬底上的栅极绝缘层、栅电极和栅极盖图案；栅极间隔物，覆盖栅极图案的侧壁；在衬底上的源极/漏极图案，源极/漏极图案邻近栅极图案的侧壁；在源极/漏极图案上的接触垫，接触垫的顶表面低于栅电极的顶表面；在接触垫上的源极/漏极接触插塞；以及在栅极间隔物与源极/漏极接触插塞之间的保护间隔物，保护间隔物具有包围源极/漏极接触插塞的环形。
半导体器件

[发明专利]集成电路器件-CN201910634952.1在审
发明人： 申洪湜;朴兴植;李道行;李仁根;蔡承澔;崔夏荣 -专利权人：三星电子株式会社
申请日： 2019-07-15 - 公布日： 2020-03-13 - 主分类号： H01L27/088 文献下载
摘要：提供了一种集成电路器件，所述集成电路器件包括：在衬底上沿第一方向延伸的鳍型有源区；与鳍型有源区交叉并且在衬底上沿垂直于第一方向的第二方向延伸的栅极结构；以及设置在栅极结构上的第一接触结构，第一接触结构的顶表面的宽度大于第一接触结构的底表面的宽度。
集成电路器件

[发明专利]半导体器件-CN201910067000.6在审
发明人： 申洪湜;李相贤;安学润;吴省翰;吴怜默 -专利权人：三星电子株式会社
申请日： 2019-01-24 - 公布日： 2019-08-02 - 主分类号： H01L27/088 文献下载
摘要：一种半导体器件包括：在半导体基板上的金属图案；覆盖金属图案的蚀刻停止层，该蚀刻停止层包括顺序堆叠的第一绝缘层、第二绝缘层和第三绝缘层；在蚀刻停止层上的层间电介质层；和穿透层间电介质层和蚀刻停止层的接触插塞，该接触插塞连接到金属图案，其中第一绝缘层包括包含金属性元素和氮的第一绝缘材料，其中第二绝缘层包括含碳的第二绝缘材料，以及其中第三绝缘层包括不含金属性元素和碳的第三绝缘材料。
绝缘层蚀刻停止层金属图案绝缘材料半导体器件接触插塞层间电介质层半导体基板金属性元素电介质层属性元素顺序堆叠不含金穿透层覆盖

[发明专利]刻蚀方法以及利用该刻蚀方法制造半导体器件的方法-CN201811416581.1在审
发明人：李相炫;李全一;康诚右;申洪湜;吴怜默;李升玟 -专利权人：三星电子株式会社
申请日： 2018-11-26 - 公布日： 2019-07-16 - 主分类号： H01L21/311 文献下载
摘要：本发明提供一种刻蚀方法和一种制造半导体器件的方法。所述刻蚀方法包括：将第一处理气体的等离子体提供到刻蚀对象，以在所述刻蚀对象上形成沉积层，所述第一处理气体包括碳氟化合物气体和惰性气体，并且所述刻蚀对象包括包含氧化硅的第一区和包含氮化硅的第二区；将惰性气体的等离子体提供到在所述刻蚀对象上具有所述沉积层的所述刻蚀对象，以活化所述氧化硅的刻蚀反应，其中，将负直流电压施加到与所述刻蚀对象分隔开以面对所述刻蚀对象的刻蚀表面的相对部，所述相对部包括硅；以及随后，提供第二处理气体的等离子体，以去除刻蚀反应产物，所述第二处理气体包括惰性气体和含氧气体。
刻蚀对象刻蚀处理气体等离子体惰性气体半导体器件沉积层氧化硅碳氟化合物气体负直流电压含氧气体刻蚀表面氮化硅第一区分隔活化去除制造施加

[发明专利]半导体装置-CN201810403205.2在审
发明人： 申洪湜;金泰坤;雄一朗·佐佐木 -专利权人：三星电子株式会社
申请日： 2018-04-28 - 公布日： 2019-03-01 - 主分类号： H01L29/41 文献下载
摘要：本发明提供一种半导体装置，包括：衬底，包括定义有源区的场区；源区/漏区，位于有源区中；沟道区，位于源区/漏区之间；轻掺杂漏(LDD)区，位于源区/漏区中的一个与沟道区之间；以及栅极结构，位于沟道区上。有源区的上部部分可包括外延生长层，所述外延生长层的晶格常数大于硅(Si)的晶格常数，且源区/漏区以及LDD区可掺杂有镓(Ga)。
源区漏区沟道区半导体装置外延生长层晶格常数大于硅晶格常数轻掺杂漏栅极结构场区衬底掺杂

1
共 12 条