“洪业杰”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果56个，建议您升级VIP下载更多相关专利

[发明专利]芯片嵌埋封装方法和基板-CN202310669718.9在审
发明人：陈先明;洪业杰;黄高;黄本霞 -专利权人：南通越亚半导体有限公司
申请日： 2023-06-07 - 公布日： 2023-10-13 - 主分类号： H01L21/56 文献下载
摘要：本发明公开了一种芯片嵌埋封装方法及基板，涉及半导体封装技术领域。该方法包括以下步骤：提供聚合物框架；聚合物框架设置有多个纵向贯通聚合物框架的导通柱和空腔；在每个空腔内分别放置对应的芯片，并采用封装材料对芯片进行封装；封装材料填充空腔并覆盖聚合物框架的上下表面；对封装材料的上下表面进行开窗；在封装材料的上下表面制作第一线路层。根据本发明实施例的芯片嵌埋封装方法，通过将多个芯片预贴合到聚合物框架的空腔中，并采用封装材料对芯片进行封装，然后对封装材料开窗，暴露出聚合物框架内的铜柱端面，并进行重新布线层制作，从而实现芯片与封装载板的电性互连，可有效缩小封装模块体积，提升封装模块电性能及可靠性。
芯片封装方法

[发明专利]高导热嵌埋结构及其制作方法-CN202310941412.4在审
发明人：陈先明;黄高;洪业杰;黄本霞 -专利权人：南通越亚半导体有限公司
申请日： 2023-07-28 - 公布日： 2023-09-19 - 主分类号： H01L21/48 文献下载
摘要：本发明公开了一种高导热嵌埋结构及其制作方法，涉及封装结构技术领域。高导热嵌埋结构的制作方法包括以下步骤：准备芯层，并在芯层的内部制作纵向贯通芯层的第一导通柱；在芯层的上下表面制作第一线路层；在第一线路层的表面制作第二导通柱；在芯层的上下表面压合绝缘层；在绝缘层的表面制作第二线路层；在第二线路层的表面制作第三导通柱；在其中一个绝缘层的表面的第二线路层上设置第一芯片，在另一个绝缘层的表面设置第二芯片；在绝缘层的表面设置第一介质层；在第一介质层的表面设置第三线路层。根据本发明实施例的高导热嵌埋结构的制作方法，能够实现多芯片的嵌埋封装及电性连接，从而提升封装集成度，并能够确保嵌埋结构的散热性能。
导热结构及其制作方法

[发明专利]埋磁器件集成结构及其制作方法-CN202310348997.9在审
发明人：陈先明;徐小伟;洪业杰;黄本霞;黄高 -专利权人：珠海越亚半导体股份有限公司
申请日： 2023-03-31 - 公布日： 2023-08-08 - 主分类号： H01L23/64 文献下载
摘要：本公开提供一种埋磁器件集成结构及其制作方法。具体地，埋磁器件集成结构包括：第一绝缘层；第一线路层，设置于所述第一绝缘层的第一表面；元件和磁器件，分别嵌埋于所述第一绝缘层内，且所述元件的端子和所述磁器件的电极分别连接所述第一线路层；以及第二线路层，设置于所述第一绝缘层的第二表面，通过贯穿所述第一绝缘层的第一导通柱导电连通所述第一线路层；其中所述元件的至少一个端子与所述磁器件的至少一个电极通过所述第一线路层导电连通。这样的技术方案，实现了磁器件和元件同步嵌埋在同一薄绝缘层中的封装基板集成结构，缩小了嵌埋磁器件的嵌埋基板的厚度，简化了工艺流程，实现了埋磁器件封装基板的精细化线路布线。
器件集成结构及其制作方法

[发明专利]封装基板及其制作方法-CN202310351886.3在审
发明人：陈先明;洪业杰;黄高;黄本霞 -专利权人：珠海越亚半导体股份有限公司
申请日： 2023-04-03 - 公布日： 2023-08-01 - 主分类号： H01L21/48 文献下载
摘要：本公开提供一种封装基板及其制作方法。具体地，封装基板包括第一介质层；第一导通柱，嵌埋于所述第一介质层内；第一线路层，形成在所述第一介质层上；第一氧化石墨烯层，形成在所述第一介质层和所述第一线路层之间；其中，第一氧化石墨烯层与所述第一导通柱对应的区域被还原为第一石墨烯层，所述第一石墨烯层导通所述第一线路层和所述第一导通柱。利用氧化石墨烯表面的羰基、环氧基、羟基与金属、介质材料产生结合力，从而提升线路层和基材之间的结合力，实现更加精细线路的制作，防止精细线路剥离。
封装及其制作方法

[发明专利]有机中介层结构及其制作方法和封装结构-CN202310247350.7在审
发明人：陈先明;洪业杰;黄高;黄本霞;徐小伟 -专利权人：珠海越亚半导体股份有限公司
申请日： 2023-03-14 - 公布日： 2023-07-11 - 主分类号： H01L23/538 文献下载
摘要：本公开提供一种有机中介层结构及其制作方法和封装结构。具体地，制作方法包括：(a)提供一承载板；(b)在所述承载板上施加临时键合层；(c)在所述临时键合层上施加感光介质层；(d)在所述感光介质层上开窗并实施金属化以形成线路层，其中所述开窗形成导通柱；(e)在所述线路层上重复步骤(c)和(d)直至达到目标层数；(f)对所述临时键合层解键合，移除所述承载板以暴露出所述导通柱；(g)减薄暴露的导通柱以形成第一焊盘；在最外层的暴露线路层表面形成阻焊层，所述阻焊层暴露出部分线路层以形成第二焊盘；(h)对所述第一焊盘和所述第二焊盘进行金属表面处理。
有机中介结构及其制作方法封装

[发明专利]嵌埋磁体框架、集成结构及制作方法-CN202310286921.8在审
发明人：陈先明;徐小伟;洪业杰;黄本霞;黄高;张东锋;冯进东 -专利权人：珠海越亚半导体股份有限公司
申请日： 2023-03-21 - 公布日： 2023-07-04 - 主分类号： H01L23/498 文献下载
摘要：本发明公开了一种嵌埋磁体框架、集成结构及制作方法，涉及半导体封装技术领域。嵌埋磁体框架的制作方法包括以下步骤：在承载板的表面制作导通金属柱、第一牺牲块和第二牺牲块；在承载板的表面压合第一介质层，使第一介质层覆盖导通金属柱、第一牺牲块和第二牺牲块；减薄第一介质层，暴露出导通金属柱、第一牺牲块及第二牺牲块的表面；蚀刻第一牺牲块和第二牺牲块，形成对应的第一安装腔和第二安装腔；在第一安装腔的内部填充磁浆，形成嵌埋磁体；去除承载板，形成嵌埋磁体框架。根据本发明实施例的嵌埋磁体框架的制作方法，通过将嵌埋磁体嵌埋在框架的内部，从而无需在封装基板的表面二次贴装磁性器件，节省生产流程和生产成本。
磁体框架集成结构制作方法

[发明专利]芯片封装结构及其制作方法-CN202310096938.7在审
发明人：陈先明;洪业杰;黄高;黄本霞;徐小伟;张治军;林文健 -专利权人：珠海越亚半导体股份有限公司
申请日： 2023-02-07 - 公布日： 2023-06-27 - 主分类号： H01L21/50 文献下载
摘要：本申请提供一种芯片封装结构及其制作方法。制作方法包括：准备金属板；在金属板上形成贯穿金属板的通孔；贴装器件，使得器件的非端子面贴附在金属板上；在金属板的上表面层压形成第一介质层，在金属板的下表面层压形成第二介质层，使得器件嵌埋在第一介质层中；在通孔位置处形成贯穿第一介质层和第二介质层的导通孔；在第一介质层上形成暴露出器件的端子的第一盲孔；在第一介质层的表面形成第一线路层；在第二介质层的表面形成第二线路层；在第一线路层上形成第三介质层，在第三介质层上形成第三线路层；在第二线路层上形成第四介质层，在第四介质层上形成第四线路层，其中第三线路层与第一线路层导通连接，第四线路层与第二线路层导通连接。
芯片封装结构及其制作方法

[发明专利]一种芯片高密度互连封装结构及其制作方法-CN202211125146.X在审
发明人：陈先明;洪业杰;黄高;黄本霞 -专利权人：珠海越亚半导体股份有限公司
申请日： 2022-09-14 - 公布日： 2023-05-16 - 主分类号： H01L23/538 文献下载
摘要：本申请提供一种芯片高密度互连封装结构，包括具有凹槽和围绕凹槽的玻璃框架的玻璃载板、贯穿玻璃框架的第一通孔柱、贯穿凹槽的第二通孔柱、形成在玻璃框架的上下表面且通过第一通孔柱电连接的第一线路层和第二线路层、形成在凹槽的上下表面且通过第二通孔柱电连接的第三线路层和第四线路层、安装在凹槽内的第三线路层上的芯片连接桥、形成在第一线路层上的第五线路层、以及安装在第二线路层和第四线路层上的至少两个芯片；其中芯片连接桥具有第一焊盘并且第一焊盘与第三线路层连接，两个芯片的引脚各自与第四线路层和/或第二线路层连接，第五线路层与第一线路层连接。还提供一种芯片高密度互连封装结构的制作方法。
一种芯片高密度互连封装结构及其制作方法

[发明专利]嵌埋器件封装基板及其制作方法-CN202211716959.6在审
发明人：陈先明;洪业杰;黄高;黄本霞;林文健 -专利权人：珠海越亚半导体股份有限公司
申请日： 2022-12-29 - 公布日： 2023-04-25 - 主分类号： H01L23/31 文献下载
摘要：本公开提供一种嵌埋器件封装基板及其制作方法。具体地，所述嵌埋器件封装基板，包括：线路板，包括第一绝缘层和位于所述第一绝缘层上表面的第一线路层；芯层，覆盖在所述第一线路层上，并且所述芯层包括预置开口；器件，嵌埋于所述预置开口内；封装层，覆盖所述芯层并且填充所述芯层与所述器件之间的缝隙；以及外线路层，位于所述封装层上；其中，所述外线路层通过贯穿所述封装层的第一导通柱连接所述器件的端子并且通过贯穿所述芯层和所述封装层的第二导通柱连接所述第一线路层。
器件封装及其制作方法

[发明专利]一种多器件分次嵌埋封装基板及其制造方法-CN202110533782.5有效
发明人：陈先明;冯磊;黄本霞;洪业杰 -专利权人：珠海越亚半导体股份有限公司
申请日： 2021-05-14 - 公布日： 2023-04-25 - 主分类号： H01L23/498 文献下载
摘要：本发明公开了一种多器件分次嵌埋封装基板，包括第一介电层、第二介电层和第三介电层，第一介电层包括第一导通铜柱层和第一器件放置口框，第二介电层包括位于第二介电层下表面内的第一布线层，在第一布线层上设置有第二导通铜柱层和散热铜块层，第三介电层包括第二布线层，在第二布线层上设置有第三导通铜柱层，第一布线层和第二布线层通过第一导通铜柱层导通连接，其中在第一器件放置口框的底部贴装有第一器件，第一器件的端子与第二布线层导通连接；还包括贯穿第一介电层、第二介电层和第三介电层的第二器件放置口框，在第二器件放置口框的底部贴装有第二器件，第二器件与第一器件存在厚度差异。还公开了一种多器件分次嵌埋封装基板的制造方法。
一种器件分次嵌埋封装及其制造方法

[发明专利]芯片封装结构制作方法和芯片封装结构-CN202110133880.X有效
发明人：陈先明;冯进东;冯磊;黄本霞;洪业杰 -专利权人：珠海越亚半导体股份有限公司
申请日： 2021-02-01 - 公布日： 2023-04-07 - 主分类号： H01L23/31 文献下载
摘要：本发明公开了一种芯片封装结构制作方法，包括准备支撑框架，支撑框架上设置有空腔；在空腔的底部提供黏性支撑面；将待封装的芯片放置在空腔内，并通过黏性支撑面固定；将支撑框架对位并放置在压合底盘上，压合底盘上设置有适配于芯片的凸台，凸台对芯片进行垫高；对支撑框架的上表面进行叠层压合后，去除压合底盘和黏性支撑面，并对支撑框架的底面进行叠层压合，以获得半成品。本发明还公开由该方法制得的芯片封装结构。将芯片封装在空腔垂直方向的中部，避免芯片在高温高湿等环境中，受渗入的水汽影响而降低稳定性和可靠性，以及降低引出芯片线路的开孔深度，降低密集性开孔的难度，缩短芯片到外层线路的距离，有效减小信号传输的延时和损耗。
芯片封装结构制作方法

[发明专利]一种嵌埋器件封装基板制作方法、封装基板以及半导体-CN202211722246.0在审
发明人：陈先明;黄高;洪业杰;林文健;黄本霞;张治军 -专利权人：珠海越亚半导体股份有限公司
申请日： 2022-12-30 - 公布日： 2023-04-04 - 主分类号： H01L21/48 文献下载
摘要：本申请公开了一种嵌埋器件封装基板制作方法、封装基板以及半导体，其中嵌埋器件封装基板制作方法包括以下步骤：制作第一线路层；在所述第一线路层上压合第一感光层；在所述第一感光层上设置嵌埋器件；所述嵌埋器件的引脚面与所述第一感光层相向设置；设置第二感光层；所述第二感光层覆盖所述嵌埋器件；去除所述第一介质层，使覆盖所述嵌埋器件侧面的所述第一介质层的最小厚度大于等于预设阈值；设置第二介质层；所述第二介质层覆盖所述第一介质层；在所述第二介质层上制作与所述第一线路层以及与所述嵌埋器件导通的第二线路层。本方法可以提高材料的结合力，降低后续受热分层风险。本申请可广泛应用于半导体制备技术领域内。
一种器件封装制作方法以及半导体

[发明专利]一种双面互联嵌入式芯片封装结构及其制造方法-CN202111410151.0有效
发明人：陈先明;冯进东;黄本霞;洪业杰 -专利权人：珠海越亚半导体股份有限公司
申请日： 2021-11-18 - 公布日： 2023-03-24 - 主分类号： H01L21/48 文献下载
摘要：本发明公开了一种双面互联嵌入式芯片封装结构，包括第一绝缘层和第二绝缘层，第一绝缘层包括沿高度方向贯穿第一绝缘层的第一导通铜柱层以及位于相邻第一导通铜柱之间的第一芯片，第一芯片贴装于第一绝缘层的下表面内，第二绝缘层包括位于第二绝缘层上表面内的第一导通线路层和散热铜面，在第一导通线路层上设置有第二导通铜柱层，第一导通铜柱层和第一导通线路层连接，散热铜面与第一芯片的背面连接；还包括贯穿第一绝缘层和第二绝缘层的器件放置口框，其中在器件放置口框的底部贴装有第二芯片，在第二芯片和器件放置口框的间隙内形成有绝缘封装层，第一芯片和第二芯片存在厚度差异。还公开了一种双面互联嵌入式芯片封装结构的制造方法。
一种双面嵌入式芯片封装结构及其制造方法

[发明专利]塑封空腔结构及其制作方法-CN202211242809.6在审
发明人：陈先明;冯磊;赵江江;黄本霞;黄高;洪业杰 -专利权人：珠海越亚半导体股份有限公司
申请日： 2022-10-11 - 公布日： 2023-03-21 - 主分类号： B81C1/00 文献下载
摘要：本申请提供一种塑封空腔结构及其制作方法，所述塑封空腔结构包括具有沿高度方向分别贯穿绝缘层的第一空腔和第一导通柱的嵌埋封装框架；设置在所述第一空腔内的芯片组；设置在所述嵌埋封装框架上表面的第一线路层；设置在所述第一线路层上的第一介质层；设置在所述第一介质层上的第二线路层；贯穿所述第一介质层和所述绝缘层的通孔；在所述嵌埋封装框架下表面的第三线路层；在所述第三线路层上的支撑柱围墙；以及沿所述支撑柱围墙外侧形成的塑封层；其中在所述塑封层与所述嵌埋封装框架的下表面之间形成有与所述通孔连通的第二空腔，以及所述芯片组包括背靠背层叠设置的第一芯片和第二芯片。
塑封空腔结构及其制作方法

[发明专利]一种无芯基板及其制作方法以及半导体-CN202211228747.3在审
发明人：陈先明;徐小伟;黄高;黄本霞;洪业杰;张东锋 -专利权人：珠海越亚半导体股份有限公司
申请日： 2022-10-08 - 公布日： 2023-03-07 - 主分类号： H05K3/00 文献下载
摘要：本申请公开了一种无芯基板及其制作方法以及半导体，其中方法包括：准备一临时基板；临时基板至少包括第一金属层以及第二金属层；在第一金属层的上表面制作导通铜柱；在导通铜柱上压合第一绝缘层，使第一绝缘层覆盖导通铜柱；第一绝缘层包括玻纤材料；削减第一绝缘层的厚度，使导通铜柱外露；在外露的导通铜柱上覆盖第二绝缘层；第二绝缘层包括无玻纤材料；削减第二绝缘层的厚度，使导通铜柱外露；在第二绝缘层上制作金属种子层；去除所述第二金属层，以所述金属种子层以及所述第一金属层为基材，制作线路层。本方法可以可以提高产品的质量。本申请可广泛应用于半导体技术领域内。
一种无芯基板及其制作方法以及半导体

1
2
3
4
下一页»
尾页
共 56 条