“法迪·阿德尔·哈姆丹”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果7个，建议您升级VIP下载更多相关专利

[发明专利]使用延迟电路的时钟门控-CN201680039998.3有效
发明人： 法迪·阿德尔·哈姆丹 -专利权人：高通股份有限公司
申请日： 2016-06-27 - 公布日： 2021-08-31 - 主分类号： G06F1/10 文献下载
摘要：一种设备包含时钟门控电路CGC的锁存器。所述锁存器经配置以响应于时钟信号而产生第一信号。所述设备进一步包含所述CGC的延迟电路。所述延迟电路经配置以接收所述时钟信号并基于所述时钟信号和所述第一信号而产生第二信号。所述设备进一步包含所述CGC的输出电路。所述输出电路耦合到所述延迟电路和所述锁存器。所述输出电路经配置以基于所述时钟信号和所述第二信号而产生主时钟信号。所述主时钟信号的边缘基于与从时钟信号相关联的延迟特性而相对于所述时钟信号的边缘延迟。
使用延迟电路时钟门控

[发明专利]具有用于减少泄漏的局部电力块的电路-CN201510515482.9有效
发明人： 法迪·阿德尔·哈姆丹;安东尼·D·克莱因 -专利权人：高通股份有限公司
申请日： 2008-07-10 - 公布日： 2018-10-30 - 主分类号： H03K19/00 文献下载
摘要：本发明揭示一种具有用于减少泄漏的局部电力块的电路。所述电路具有第一部分(402)和第二部分(404、406)。所述第一部分(402)经配置以在实质上比所述第二部分(404、406)的操作频率大的操作频率下操作。所述第二部分具有局部电力块(408)，其经配置以在所述第二部分不活动的情况下使所述第二部分去耦，以减少与所述第二部分相关联的泄漏电流，而不牺牲所述第一部分的性能。
具有用于减少泄漏局部电力电路

[发明专利]具有同步数据加载和自定时异步数据俘获的锁存器电路-CN201180053075.0有效
发明人：戴维·保罗·霍夫;法迪·阿德尔·哈姆丹 -专利权人：高通股份有限公司
申请日： 2011-11-06 - 公布日： 2013-07-31 - 主分类号： H03K3/037 文献下载
摘要：一种锁存器集成电路具有同步数据加载和自定时异步数据俘获特性。所述集成电路可包含锁存器、脉冲产生器和比较器。所述锁存器可响应于数据信号和写入启用信号。所述脉冲产生器可经配置以产生所述写入启用信号作为脉冲。此脉冲可具有与时钟信号的第一沿同步的前沿和与比较信号的一沿同步的自定时后沿。所述比较器可经配置以响应于比较所述集成电路内的至少两个节点的逻辑电平而产生所述比较信号。
具有同步数据加载定时异步俘获锁存器电路

[发明专利]具有用于减少泄漏的局部电力块的电路-CN200880023771.5无效
发明人： 法迪·阿德尔·哈姆丹;安东尼·D·克莱因 -专利权人：高通股份有限公司
申请日： 2008-07-10 - 公布日： 2010-03-31 - 主分类号： H03K19/00 文献下载
摘要：本发明揭示一种具有用于减少泄漏的局部电力块(408)的电路。所述电路具有第一部分(402)和第二部分(404、406)。所述第一部分(402)经配置以在实质上比所述第二部分(404、406)的操作频率大的操作频率下操作。所述第二部分具有局部电力块(408)，其经配置以在所述第二部分不活动的情况下使所述第二部分去耦，以减少与所述第二部分相关联的泄漏电流，而不牺牲所述第一部分的性能。
具有用于减少泄漏局部电力电路

[发明专利]多模式均匀等待时间时钟产生电路-CN200780011015.6有效
发明人： 法迪·阿德尔·哈姆丹;杰弗里·赫伯特·费希尔;威廉·詹姆斯·古多尔三世 -专利权人：高通股份有限公司
申请日： 2007-03-30 - 公布日： 2009-07-29 - 主分类号： G06F1/04 文献下载
摘要：本文中描述一种多模式均匀等待时间时钟产生电路(CGC)。在一个实例中，所述多模式均匀等待时间CGC响应于时钟斩波信号为有效而经由时钟产生路径产生脉冲时钟信号，且响应于所述时钟斩波信号为无效而经由所述相同时钟产生路径产生相位时钟信号。所述时钟斩波信号响应于模式控制输入信号处于第一状态而被激活，且响应于所述模式控制输入信号处于第二状态或多个时钟启用信号为无效而被去激活。在一个或一个以上实施例中，多模式均匀等待时间CGC被包括在微处理器中以用于当在定时敏感模式下操作时将脉冲时钟信号提供到级间脉冲式顺序存储元件，且用于当在定时不敏感模式下操作时将相位时钟信号提供到所述级间脉冲式顺序存储元件。
模式均匀等待时间时钟产生电路

[发明专利]双路径多模式循序存储元件-CN200780006967.9有效
发明人：马尼什·加尔吉;法迪·阿德尔·哈姆丹 -专利权人：高通股份有限公司
申请日： 2007-03-01 - 公布日： 2009-03-18 - 主分类号： G01R31/3185 文献下载
摘要：本文描述一种双路径多模式循序存储元件(SSE)。在一个实例中，所述双路径多模式SSE包括第一循序存储元件(14)和第二循序存储元件(12)、数据输入端、数据输出端和选择器机构(16)。所述第一循序存储元件(14)和所述第二循序存储元件(12)各自具有输入端和输出端。所述数据输入端耦合到所述两个循序存储元件的所述输入端，且经配置以接受数据。所述数据输出端耦合到所述两个循序存储元件的所述输出端，且经配置以输出所述数据。所述选择器机构(16)经配置以选择所述循序存储元件中的一者以用于将所述数据从所述数据输入端传递到所述数据输出端。在一个实例中，所述第一循序存储元件包括脉冲触发式存储元件(14)，且所述第二循序存储元件包括主从式存储元件(12)。
路径模式循序存储元件

[发明专利]用于变压器测试的自动测试序列编辑器和引擎-CN02825715.4无效
发明人： 法迪·阿德尔·哈姆丹 -专利权人： ABB公司
申请日： 2002-12-20 - 公布日： 2005-04-13 - 主分类号： G01R29/20 文献下载
摘要：本发明提供了用于创建、编辑或/和执行用于测试变压器的测试程序的系统和方法。该系统包括输入设备，允许用户选择期望的测试指令和之前存在的测试指令序列，以创建具有测试指令序列的测试程序。处理器通过产生以预定顺序执行的命令来执行测试程序。
用于变压器测试自动序列编辑器引擎