“池育德”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果86个，建议您升级VIP下载更多相关专利

[发明专利]备份、复原和恢复寄存器值的方法和系统-CN202011040441.6在审
发明人： 池育德 -专利权人：台湾积体电路制造股份有限公司
申请日： 2020-09-28 - 公布日： 2021-03-30 - 主分类号： G06F11/14 文献下载
摘要：一种备份、复原和恢复寄存器值的方法和系统，包含：处理器；寄存器，配置成存储多个字；非易失性存储器，具有多个单元，每一单元对应于寄存器的字中的一个，且其中将多个单元中的每一单元设定为初始复位值；第一控制器，响应于电力丢失：确定由寄存器所存储的字；且将非易失性存储器的对应于所确定的由寄存器所存储的字的单元的初始复位值改变为设定值；第二控制器，响应于检测到电力恢复：识别具有设定值的单元；将对应于所识别单元的字写入到寄存器；且将非易失性存储器的单元复位到初始复位值。
备份复原恢复寄存器方法系统

[发明专利]记忆体装置及其操作方法-CN201811141355.7有效
发明人：李嘉富;池育德 -专利权人：台湾积体电路制造股份有限公司
申请日： 2018-09-28 - 公布日： 2021-02-26 - 主分类号： G11C13/00 文献下载
摘要：一种记忆体装置及其操作方法。记忆体装置包含：记忆元单元、耦合至记忆元单元的写入电路及耦合至写入电路的控制逻辑电路。通过改变记忆元单元的相对电阻状态，写入电路是配置以利用第一电压将记忆元单元转化为第一逻辑状态，且比较流过记忆元单元的第一电流与第一参考电流。基于第一逻辑状态的读出及第一电流与第一参考电流之间的比较，控制逻辑电路是配置以判定第一逻辑状态是否成功地被写入记忆元单元。
记忆体装置及其操作方法

[发明专利]用于分区存储块的调节电路及其操作方法-CN201710965541.1有效
发明人： 池育德;于鸿昌;林谷峰 -专利权人：台湾积体电路制造股份有限公司
申请日： 2017-10-17 - 公布日： 2020-12-01 - 主分类号： G11C5/14 文献下载
摘要：本发明的实施例描述了可以例如在具有分区的存储块的存储器系统中使用的调节电路及其操作方法。调节电路可以包括控制器电路、定时器电路和温度自适应参考(TAR)生成器。控制器电路可以被配置为输出指示与分区的存储块相关的存储器类型(例如，代码存储器或数据存储器)的控制信号。定时器电路可以被配置为基于控制信号输出定时信号以用于读取存储器操作。而且，TAR生成器可以被配置为基于温度调节用于确认存储器操作的确认参考电流，其中，基于控制信号设置确认参考电流。
用于分区存储调节电路及其操作方法

[发明专利]字线驱动器及其操作方法-CN201710910211.2有效
发明人：陈宇翔;周绍禹;池育德 -专利权人：台湾积体电路制造股份有限公司
申请日： 2017-09-29 - 公布日： 2020-11-20 - 主分类号： G11C8/08 文献下载
摘要：一种字线驱动器包括选择字线电平位移器、控制字线电平位移器、选择字线首部电路及控制字线首部电路。选择字线电平位移器被配置成产生处于第一电压域或第二电压域中的输出信号，所述控制字线电平位移器耦合至所述选择字线电平位移器并被配置成基于由所述选择字线电平位移器产生的所述输出信号来产生处于所述第二电压域或第三电压域中的输出信号。选择字线首部电路被配置成控制所述选择字线电平位移器的电压输出域。控制字线首部电路被配置成控制所述控制字线电平位移器的电压输出域。
驱动器及其操作方法

[发明专利]存储器件及其操作方法-CN201610966964.0有效
发明人：李嘉富;池育德;林弘璋;史毅骏 -专利权人：台湾积体电路制造股份有限公司
申请日： 2016-10-28 - 公布日： 2020-10-30 - 主分类号： G11C8/08 文献下载
摘要：本发明公开了一种包括多个存储单元、参考电路和感测单元的器件。每一个存储单元都配置为存储位数据。参考电路包括多个参考开关和多个参考储存单元。设置多个参考开关。参考储存单元的第一参考储存单元配置为：在多个参考开关中的第一参考开关导通时，生成具有第一逻辑状态的第一信号。多个参考储存单元的第二参考储存单元配置为：在多个参考开关中的第二参考开关导通时，生成具有第二逻辑状态的第二信号。感测单元配置为根据第一信号和第二信号来确定多个存储单元中的一个存储单元的位数据的逻辑状态。本发明还提供了存储器件及其操作方法。
存储器件及其操作方法

[发明专利]存储器阵列中的错误校正方法及实施其的系统-CN201710508727.4有效
发明人： 池育德;李嘉富;刘建瑛;史毅骏;陈冠均;杨学之;吕士濂 -专利权人：台湾积体电路制造股份有限公司
申请日： 2017-06-28 - 公布日： 2020-08-14 - 主分类号： G11C29/42 文献下载
摘要：一种校正存储器阵列中的错误的方法。该方法包括配置具有第一纠错码(ECC)的第一存储器阵列以提供存储在第一存储器阵列中的数据的错误校正，配置具有第二ECC的第二存储器阵列以提供存储在第一存储器阵列中的数据的错误校正，对第一存储器阵列和第二存储器阵列实施回流工艺，以及至少基于第一ECC或第二ECC校正存储在第一存储器阵列中的数据。第一存储器阵列包括布置为多行和多列的第一组存储器单元。第二存储器阵列包括布置多行和多列的第二组存储器单元。本发明还提供了实施校正存储器阵列中的错误的方法的系统。
存储器阵列中的错误校正方法实施系统

[发明专利]对神经网络中第一层的第一神经元上的值实行计算的方法-CN201910987185.2在审
发明人：柯文昇;刘建瑛;史毅骏;池育德 -专利权人：台湾积体电路制造股份有限公司
申请日： 2019-10-17 - 公布日： 2020-04-28 - 主分类号： G06N3/063 文献下载
摘要：本申请公开一种可改善基于硬件的神经网络的缺陷容忍度的方法及装置。在一个实施例中，一种对神经网络中第一层的第一神经元上的值实行计算的方法包括：接收存储胞元阵列的第一图案；根据第三图案确定存储胞元阵列的第二图案；根据第一图案及第二图案确定存储胞元阵列的至少一对列；对存储胞元阵列的所述至少一对列中的每一对中的两个列的输入数据进行切换；以及对存储胞元阵列的所述至少一对列中的每一对中的所述两个列的输出数据进行切换，以确定第一层的第一神经元上的值。
神经网络一层第一神经元实行计算方法

[发明专利]存储器器件、错误校正码系统和校正错误的方法-CN201910927012.1在审
发明人：野口纮希;池育德;杨学之;兰迪·奥斯本;柯文昇 -专利权人：台湾积体电路制造股份有限公司
申请日： 2019-09-27 - 公布日： 2020-04-07 - 主分类号： G11C29/42 文献下载
摘要：存储器器件(诸如MRAM器件)包括多个存储器宏，其中每个存储器宏包括存储器单元的阵列和第一ECC电路，第一ECC电路配置为检测相应存储器宏中的数据错误。第二ECC电路远离多个存储器宏，并且通信地耦合到多个存储器宏中的每个。第二ECC电路配置为从多个存储器宏的第一ECC电路接收检测到的数据错误并且校正数据错误。本发明的实施例还涉及错误校正码系统和校正错误的方法。
存储器器件错误校正系统方法

[发明专利]用于存储操作的系统、器件以及方法-CN201510412113.7有效
发明人： 池育德;郭政雄;李谷桓;陈中杰 -专利权人：台湾积体电路制造股份有限公司
申请日： 2015-07-14 - 公布日： 2019-11-01 - 主分类号： G11C16/10 文献下载
摘要：本发明提供一种用于存储操作的系统、器件以及方法。一个示例性的系统包括：锁存电路，该锁存电路被存储器件的多个存储块共享，并且该锁存电路被配置为提供一个或多个调节信号以用于存储操作；源信号线电路，该源信号线电路被多个存储块共享，并且被配置为至少部分地基于一个或多个调节信号而向多个存储块提供源信号线电压以用于所述存储操作；以及多个驱动电路，被配置为至少部分基于一个或多个调节信号而向所述多个存储块提供多个驱动信号。
用于存储操作系统器件以及方法

[发明专利]多次可编程存储器-CN201410769083.0有效
发明人：陈旭顺;郭政雄;李谷桓;陈中杰;池育德 -专利权人：台湾积体电路制造股份有限公司
申请日： 2014-12-12 - 公布日： 2019-07-19 - 主分类号： G11C16/02 文献下载
摘要：提供了一种可使用1.5V至5.5V的电源电压的电源工作的多次可编程(MTP)结构。当电源电压高于第一电压时，第一电路配置成在第二晶体管的漏极处生成第二恒定电压，并且在第三电路中端子上生成第二恒定电压。在一些实施例中，第三电路提供第三晶体管的栅极上的第三恒定电压。当电源电压低于第一电压时，第五电路配置成在第三电路中端子上生成第四恒定电压。第四恒定电压基本上等于第二恒定电压。该方法还包括该结构的操作方法。
多次可编程存储器

[发明专利]RRAM电路以及RRAM行形成的方法-CN201611020974.1有效
发明人：李嘉富;池育德;林弘璋 -专利权人：台湾积体电路制造股份有限公司
申请日： 2016-11-15 - 公布日： 2019-05-24 - 主分类号： G11C13/00 文献下载
摘要：本公开的实施例涉及一种RRAM电路以及相关的方法，该电路包括被配置为改善RRAM单元的形成时间的电流限制元件。在一些实施例中，RRAM电路具有其中具有多个RRAM器件的RRAM阵列。位线解码器被配置为向与RRAM阵列的行中的多个RRAM器件中的两个或更多个连接的多根位线同时施加形成信号。电流限制元件被配置为在形成RRAM器件内的导电细丝的形成操作期间同时将多根位线上的电流限制在形成值以下。通过在形成操作期间限制位线上的电流，可以同时将形成信号施加到多个RRAM器件，同时保持相对低的总功耗，从而允许快速执行形成操作。
rram 电路以及形成方法

[发明专利]半导体集成电路-CN201610783800.4有效
发明人：林楷竣;池育德;李嘉富 -专利权人：台湾积体电路制造股份有限公司
申请日： 2016-08-31 - 公布日： 2019-05-07 - 主分类号： H01L23/528 文献下载
摘要：本发明的实施例涉及一种半导体集成电路。该半导体集成电路包括衬底、第一晶体管和第一图案化的导电层。第一晶体管具有在衬底中的源极区域、漏极区域以及在衬底上的栅极区域。第一图案化的导电层电连接至第一晶体管的漏极区域。第一图案化的导电层包括第一区段、第二区段和可熔器件。
半导体集成电路

[发明专利]包括阻变随机存取存储器式单调计数器的电路-CN201810343221.7在审
发明人：吕士濂;翁烔城;邹宗成;池育德 -专利权人：台湾积体电路制造股份有限公司
申请日： 2018-04-17 - 公布日： 2019-02-12 - 主分类号： G06F21/77 文献下载
摘要：一种包括阻变随机存取存储器式单调计数器的电路包括：存储阵列，具有多个存储单元；控制逻辑电路，耦合到所述存储阵列，且被配置成使用第一电压信号使所述多个存储单元中的第一存储单元从第一电阻状态转变到第二电阻状态，且使用第二电压信号使所述第一存储单元从所述第二电阻状态转变到第三电阻状态；以及计数器电路，耦合到所述控制逻辑电路，且被配置成响应于所述第一存储单元从所述第一电阻状态转变到所述第二电阻状态来将计数增大一，且响应于所述第一存储单元从所述第二电阻状态转变到所述第三电阻状态来再次将所述计数增大一。
电阻状态存储单元随机存取存储器控制逻辑电路单调计数器存储阵列电压信号耦合到电路计数器电路响应配置

[发明专利]存储器修复方案-CN201810844311.4在审
发明人：史毅骏;李伯浩;李嘉富;池育德;陈昱霖 -专利权人：台湾积体电路制造股份有限公司
申请日： 2018-07-27 - 公布日： 2019-02-05 - 主分类号： G11C29/10 文献下载
摘要：本发明实施例涉及存储器修复方案，提供存储器装置和修复存储器的方法。第一阵列包含正常存储器单元，并且第二阵列包含修复存储器单元。所述修复存储器单元经配置以代替所述正常存储器单元使用。查找表包括存储器位单元，所述存储器位单元经配置以存储包含所述正常存储器单元的缺陷存储器单元的地址的条目集合。匹配电路经配置以评估输入存储器地址是否被存储为所述存储器位单元中的缺陷地址。所述匹配电路还经配置以基于所述评估生成用于选择所述正常存储器单元或所述修复存储器单元的选择信号。
存储器单元修复存储器存储器位单元存储器修复配置存储缺陷存储器单元存储器装置输入存储器匹配电路缺陷地址条目集合选择信号查找表评估匹配

[发明专利]存储器的写入算法-CN201711242526.0在审
发明人： 池育德;李建毅;吴正洲;邱奕介;史毅骏;威廉·J·加拉格尔 -专利权人：台湾积体电路制造股份有限公司
申请日： 2017-11-30 - 公布日： 2018-11-13 - 主分类号： G11C11/16 文献下载
摘要：本揭露涉及存储器的写入算法。本发明实施例涉及一种用于验证存储器单元(例如非易失性存储器单元)中的写入操作的方法，其包含：执行所述存储器单元的第一读取操作以测量与所述存储器单元相关联的第一电流；和比较与所述存储器单元相关联的所测量的第一电流与第一预定阈值电流以确定所述写入操作是否已改变所述存储器单元的状态。如果与所述存储器单元相关联的所测量的第一电流指示所述写入操作已改变所述存储器单元的状态，那么所述方法进一步包含：执行所述存储器单元的第二读取操作以测量与所述存储器单元相关联的第二电流；且比较与所述存储器单元相关联的所测量的第二电流与第二预定阈值电流以确定所述写入操作是否已将所述存储器单元的状态改变到所要状态或中间状态。
存储器单元写入操作测量关联存储器读取操作阈值电流算法写入非易失性存储器单元验证存储器电流指示中间状态