“桑迪士克3D公司”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果76个，建议您升级VIP下载更多相关专利

[发明专利]侧壁结构的可切换电阻器单元-CN201210572290.8无效
发明人： R·E·朔伊尔莱因 -专利权人： 桑迪士克3D公司
申请日： 2009-04-01 - 公布日： 2013-03-20 - 主分类号： H01L45/00 文献下载
摘要：一种制备存储器器件的方法，包括形成第一导电电极（28），在该第一导电电极上形成绝缘结构（13），在该绝缘结构的侧壁上形成电阻率切换元件（14），在该电阻率切换元件上形成第二导电电极（26），以及在该第一导电电极和该第二导电电极之间形成与该电阻率切换元件串联的导向元件（22），其中该电阻率切换元件在从第一导电电极到第二导电电极的第一方向上的高度大于该电阻率切换元件在与第一方向垂直的第二方向上的厚度。
侧壁结构切换电阻器单元

[发明专利]具有不同于感测放大器电路的页寄存器和存储器阵列下方的感测放大器接口的3D存储器装置-CN201080056156.1有效
发明人：戈皮纳特·巴拉科瑞斯南;杰弗里·库恩·伊·李;张宇恒;刘滋易;卢卡·法索利 -专利权人： 桑迪士克3D公司
申请日： 2010-12-13 - 公布日： 2012-10-24 - 主分类号： G11C5/02 文献下载
摘要：非易失性存储装置包括：衬底，在衬底的一部分上方的非易失性存储元件的单片式三维存储器阵列，与非易失性存储元件通信的多个感测放大器，与感测放大器通信的多个临时存储装置，与临时存储装置通信的页寄存器及一个或多个控制电路。一个或多个控制电路与页寄存器、临时存储装置和感测放大器通信。感测放大器在衬底上、单片式三维存储器阵列下方。临时存储装置在衬底上、单片式三维存储器阵列下方。页寄存器在衬底上、在未处于单片式三维存储器阵列下方的区域中。响应于一个或多个控制电路，感测放大器从非易失性存储元件读出的数据被传送至临时存储装置，随后传送至页寄存器。响应于一个或多个控制电路，待编程到非易失性存储元件中的数据从页寄存器传送至临时存储装置。
具有不同于放大器电路寄存器存储器阵列下方接口装置

[发明专利]利用选择性生长的可逆电阻切换元件的存储器单元以及形成该存储器单元的方法-CN201210124956.3有效
发明人： A·谢瑞克;S·B·赫纳;M·克拉克 -专利权人： 桑迪士克3D公司
申请日： 2008-06-27 - 公布日： 2012-10-03 - 主分类号： H01L45/00 文献下载
摘要：本发明提供了一种形成存储器单元的方法，包括：(1)在衬底上方形成第一导体(206)；(2)利用选择性生长工艺在第一导体上方形成可逆电阻切换元件；(3)在第一导体上方形成二极管(204)；以及(4)在二极管和可逆电阻切换元件上方形成第二导体(208)以获得交叉点存储器件。切换元件也可以通过一个TFT控向。切换元件包含难以刻蚀的材料如TiO2，并且该切换元件不是通过刻蚀该材料形成的，而是通过氧化其它的材料如Ti或者TiN形成的。
利用选择性生长可逆电阻切换元件存储器单元以及形成方法

[发明专利]用于在形成通至导电部件的触点时减少电介质过蚀刻的方法-CN201210013376.7有效
发明人：克里斯托弗·J·佩蒂 -专利权人： 桑迪士克3D公司
申请日： 2006-03-21 - 公布日： 2012-09-19 - 主分类号： H01L21/768 文献下载
摘要：本发明涉及用于在形成通至导电部件的触点时减少电介质过蚀刻的方法。在本发明的第一优选实施例中，将导电部件(44)形成在第一介电蚀刻停止层(40)上，且将第二介电材料(48)沉积在所述导电部件上方及之间。在所述第一与第二电介质之间具有选择性的通至所述导电部件的通路蚀刻将停止在所述介电蚀刻停止层上，从而限制过蚀刻。在第二实施例中，以减去图案及蚀刻工艺形成多个导电部件(64)，用介电填充剂(68)对其进行填充，且然后形成共同暴露导电部件及介电填充剂的表面。将介电蚀刻停止层(72)沉积在所述表面上，然后第三电介质(74)覆盖所述电介质蚀刻停止层。当穿过所述第三电介质蚀刻触点(76)时，所述选择性蚀刻会停止在所述电介质蚀刻停止层上。第二蚀刻可形成通至所述导电部件的触点。
用于形成导电部件触点减少电介质蚀刻方法

[发明专利]具有硅锗低接触电阻的PIN二极管及其形成方法-CN201080041550.8无效
发明人：阿伯吉特·班德亚帕德耶;侯坤;斯蒂文·麦克斯韦 -专利权人： 桑迪士克3D公司
申请日： 2010-09-07 - 公布日： 2012-08-15 - 主分类号： H01L29/165 文献下载
摘要：本发明描述了半导体PIN二极管及其形成方法。在一方面，在被掺杂成具有一种传导率(p+或n+)的区和到PIN二极管的电触头之间形成SiGe区。该SiGe区可用于减小接触电阻，其可增加正向偏置电流。掺杂区在SiGe区下方延伸，使其处于SiGe区和二极管的本征区之间。PIN二极管可由硅形成。在SiGe区下方的掺杂区可用于防止由于增加的SiGe区而引起反向偏置电流增加。在一个实施例中，形成SiGe区，使得在存储器阵列中的向上指向的PIN二极管的正向偏置电流与向下指向的PIN二极管的正向偏置电流充分匹配，这可当这些二极管与三维存储器阵列中的R/W材料一起使用时实现更好的切换结果。
具有硅锗低接触电阻 pin 二极管及其形成方法

[发明专利]使用牺牲材料制造大马士革二极管的方法-CN201080040859.5有效
发明人： R·马卡拉;V·邓顿;Y·田中;S·麦斯威尔;T·张;S·J·瑞迪格安 -专利权人： 桑迪士克3D公司
申请日： 2010-07-13 - 公布日： 2012-07-25 - 主分类号： H01L27/10 文献下载
摘要：一种制造半导体器件的方法，其包括：在底层之上形成包括籽晶材料的第一层；在第一层之上形成包括牺牲材料的第二层，牺牲材料不同于籽晶材料；将第一层和第二层图形化为多个分离的特征部；在多个分离的特征部之间形成绝缘填充材料；从分离的特征部中去除牺牲材料，从而在绝缘填充材料中形成多个开口，使得籽晶材料暴露于多个开口中；以及在多个开口中暴露的籽晶材料上生长半导体材料。
使用牺牲材料制造大马士革二极管方法

[发明专利]包括二极管和电阻切换材料的非易失性存储器单元-CN201110447977.4无效
发明人： S·布拉德·赫纳;坦迈·库马尔;克里斯托弗·J·佩蒂 -专利权人： 桑迪士克3D公司
申请日： 2006-05-05 - 公布日： 2012-07-18 - 主分类号： G11C13/00 文献下载
摘要：本发明涉及包括二极管和电阻切换材料的非易失性存储器单元。在一种形成于衬底上方的新颖的非易失性存储器单元中，二极管与可逆电阻切换材料配对，所述材料优选为例如NixOy、NbxOy、TixOy、HdxOy、AlxOy、MgxOy、CoxOy、CrxOy、VxOy、ZnxOy、ZrxOy、BxNy和AlxNy等金属氧化物或氮化物。在优选实施例中，所述二极管形成为设置在导体之间的垂直支柱。可堆叠多个存储器层级以形成单片三维存储器阵列。在一些实施例中，所述二极管包括锗或锗合金，其可在相对较低温度下沉积和结晶，从而允许在所述导体中使用铝或铜。本发明的存储器单元可用作可重写存储器单元或一次性可编程存储器单元，且可存储两种或两种以上数据状态。
包括二极管电阻切换材料非易失性存储器单元

[发明专利]具有大而均匀的电流的大阵列上指PIN二极管及其形成方法-CN201210012173.6有效
发明人： S·B·赫纳 -专利权人： 桑迪士克3D公司
申请日： 2008-03-26 - 公布日： 2012-06-27 - 主分类号： H01L27/24 文献下载
摘要：本发明公开了一种沉积硅、锗、或硅锗形成的上指PIN二极管。该二极管具有底层重掺杂P型区、中间本征或轻掺杂区和上层重掺杂N型区。上层重掺杂P型区掺杂砷，并且二极管的半导体材料在接触合适的硅化物、锗化物或硅锗化物时被结晶。可以形成大阵列的此上指二极管，当在二极管上施加大于导通电压的电压时，穿过该阵列的电流均匀性极佳。该二极管可以有利地用于单片三维存储器阵列中。本发明还公开了形成大量上指PIN二极管的方法和许多其他方面。
具有均匀电流阵列 pin 二极管及其形成方法

[发明专利]带有具有倒圆拐角的多个支柱的交叉点非易失性存储器件及其制造方法-CN201080029635.4有效
发明人： X·陈;H·徐;C·潘 -专利权人： 桑迪士克3D公司
申请日： 2010-06-10 - 公布日： 2012-05-30 - 主分类号： H01L27/24 文献下载
摘要：非易失性存储器件包括多个支柱(1)，其中多个支柱中的每一个支柱包括非易失性存储单元，非易失性存储单元包括转向元件(110)和存储元件(118)，并且多个支柱中的每一个支柱的顶部拐角或底部拐角的至少一个被倒圆。制造非易失性存储器件的方法包括形成器件层的叠层以及图案化叠层从而形成多个支柱，其中多个支柱中的每一个支柱包括非易失性存储单元，该非易失性存储单元包括转向元件和存储元件，并且其中多个支柱中的每一个支柱的顶部拐角或底部拐角的至少一个被倒圆。
带有具有拐角支柱交叉点非易失性存储器及其制造方法

[发明专利]具有改进型存储器块切换的半导体存储器-CN201080035781.8有效
发明人：托马斯·严;卢卡·法索里;罗伊·E.·史契尔兰 -专利权人： 桑迪士克3D公司
申请日： 2010-08-06 - 公布日： 2012-05-30 - 主分类号： G11C5/14 文献下载
摘要：非易失性存储器内核包括一个或多个存储器隔间。每个存储器隔间包括一个或多个存储器块，所述存储器块包括一组非易失性存储元件。在一个实施例中，在特定存储器隔间中的存储器块共享一组读/写电路。在存储器操作期间，存储器块被转变为激活和非激活状态。将块从非激活状态转变为激活状态的过程包括在正进入激活状态的存储器块和先前处于激活状态的另一个存储器块之间共享电荷。电荷共享改进了存储器系统的性能和/或降低了存储器系统的能耗。
具有改进型存储器切换半导体

[发明专利]具有数据线切换方案的存储器系统-CN200980158609.9有效
发明人：严天宏;卢卡·法索里 -专利权人： 桑迪士克3D公司
申请日： 2009-09-29 - 公布日： 2012-04-04 - 主分类号： G11C8/12 文献下载
摘要：一种包括三维存储器阵列的存储系统，其具有多层组合成块的非易失性存储元件。每个块包括用于有选择地将第一类型阵列线(例如比特线)子集与相应的局部数据线耦合的第一选择电路子集。每个块包括用于有选择地将连接到控制电路的相应局部数据线的子集与全局数据线耦合的第二选择电路子集。为了增加存储器操作的性能，第二选择电路能够彼此独立地改变其选择。例如，对多组非易失性存储元件中每一组的第一非易失性存储元件并发执行存储器操作。独立地检测关于每一组所述第一非易失性存储单元的存储器操作的完成。在独立检测到关于每一组的第一非易失性存储单元的存储器操作完成后，关于相应组独立地进行对每一组第二非易失性存储元件的存储器操作。
具有数据线切换方案存储器系统

[发明专利]使用多头解码器的多个级对密集型存储器阵列进行分层解码的设备和方法-CN201110073431.7有效
发明人：卢卡·G·法索利;肯尼斯·K·苏 -专利权人： 桑迪士克3D公司
申请日： 2005-12-16 - 公布日： 2011-09-28 - 主分类号： G11C5/06 文献下载
摘要：本申请涉及使用多头解码器的多个级对密集型存储器阵列进行分层解码的设备和方法。一种包括耦合到存储器单元的第一类型和第二类型阵列线的存储器阵列包含第一分层解码器电路，所述第一分层解码器电路用于解码地址信息和选择一个或一个以上所述第一类型阵列线。所述第一分层解码器电路包含至少两个分层级的多头解码器电路。所述第一分层解码器电路可包含：第一级解码器电路，其用于解码多个地址信号输入和产生多个第一级经解码的输出；多个第二级多头解码器电路，每一相应的第二级多头解码器电路耦合到相应的第一级经解码的输出，每一第二级多头解码器电路用于提供相应的多个第二级经解码的输出；和多个第三级多头解码器电路，每一相应的第三级多头解码器电路耦合到相应的第二级经解码的输出，每一第三级多头解码器电路用于提供耦合到所述存储器阵列的相应多个第三级经解码的输出。
使用多头解码器多个级密集型存储器阵列进行分层解码设备方法

[发明专利]针对具有可擦除/可重写存储器使用带有主机装置的一次或数次可编程存储器的方法及装置-CN201110064163.2有效
发明人：克里斯托弗·S·穆尔;阿德里安·杰戴;马特·弗鲁因;杨佳;德里克·博施 -专利权人： 桑迪士克3D公司
申请日： 2005-07-22 - 公布日： 2011-08-24 - 主分类号： G06F3/06 文献下载
摘要：本发明涉及针对具有可擦除/可重写存储器使用带有主机装置的一次或数次可编程存储器的方法及装置。本文描述的实施例可用于使得一次或数次可编程存储器能与现有消费者电子装置(例如与快闪——可擦除、非易失性存储器一起工作的那些装置)一起工作而不需要一固件升级，从而提供逆向兼容性且同时将用户冲击减到最小。因此，这些实施例是一种将一次或数次可编程存储器与具有闪存卡插槽的现有消费者电子装置桥接的可行方式。这些实施例还允许设计出未来消费者电子装置而不必为了包括针对一次或数次可编程存储器定制的文件系统来更新固件。
针对具有擦除重写存储器使用带有主机装置一次可编程方法

[发明专利]用于制造3D存储器阵列的共享X-线掩模和共享Y-线掩模-CN200980135327.7有效
发明人： R·E·舒尔雷恩 -专利权人： 桑迪士克3D公司
申请日： 2009-09-03 - 公布日： 2011-08-10 - 主分类号： H01L27/02 文献下载
摘要：提供了一种使用数量少于器件层数量的位线掩模来制造三维存储器的结构和方法。第一位线掩模用来在第一器件级中形成第一位线层。第一位线层包含第一位线。第一位线掩模也用来在第二器件级中形成第二位线层。第二位线层包含第二位线。尽管采用同一掩模图案，但第一位线和第二位线具有到位线连接级的不同电气连接。
用于制造存储器阵列共享线掩模

[发明专利]非易失性存储器器件的制造方法-CN200980127111.6有效
发明人：平尔顺;R·赛克;K·修格拉夫 -专利权人： 桑迪士克3D公司
申请日： 2009-07-02 - 公布日： 2011-06-08 - 主分类号： H01L27/10 文献下载
摘要：本发明公开一种半导体器件的制造方法，包括：形成被绝缘层(108)包围的立柱形状的半导体器件，使得绝缘层中的接触孔(111)露出半导体器件的上表面。该方法还包括在绝缘层(108)的上方形成荫罩层(302)，使得荫罩层(302)的一部分伸出在接触孔(111)的一部分上方，形成传导层使得传导层的第一部分(304)设置在在接触孔中露出的半导体器件的上表面上并且传导层的第二部分(306)设置在荫罩层上方，以及去除荫罩层(302)和传导层的第二部分(306)。
非易失性存储器器件制造方法

1
2
3
4
5
6
下一页»
尾页
共 76 条