“柳鹤洙”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果16个，建议您升级VIP下载更多相关专利

[发明专利]存储装置-CN202210082099.9在审
发明人： 柳鹤洙;姜信行;鲁有桓 -专利权人：三星电子株式会社
申请日： 2022-01-24 - 公布日： 2022-09-20 - 主分类号： G11C8/14 文献下载
摘要：一种存储装置包括：存储器内嵌处理器(PIM)电路，所述PIM电路包括被配置为执行内部处理操作的内部处理器；以及接口电路，所述接口电路连接到所述PIM电路，其中，所述接口电路包括：命令地址译码器，所述命令地址译码器被配置为对通过第一引脚接收的命令和地址进行译码以生成内部命令；第二引脚，所述第二引脚被配置为接收与控制PIM操作模式有关的电压信号；和命令模式译码器，所述命令模式译码器被配置为基于所述内部命令和所述电压信号生成至少一个命令模式位(CMB)，所述接口电路基于所述至少一个CMB向所述PIM电路输出内部控制信号以控制所述PIM电路的所述内部处理操作。
存储装置

[发明专利]堆叠式存储器件和包括其的存储芯片-CN201710617027.9有效
发明人： 柳鹤洙;柳济民;吴凛;P.K.卡西巴特拉;洪锡仁 -专利权人：三星电子株式会社
申请日： 2017-07-26 - 公布日： 2022-04-19 - 主分类号： G11C5/06 文献下载
摘要：一种堆叠式存储器，包括逻辑半导体裸片、堆叠有逻辑半导体裸片的多个存储器半导体裸片、电连接逻辑半导体裸片和存储器半导体裸片的多个穿硅通孔(TSV)、设置在逻辑半导体裸片中并且被配置为执行与数据处理的一部分相对应的全局子处理的全局处理器、分别设置在存储器半导体裸片中并且被配置为执行与数据处理的其他部分相对应的局部子处理的多个局部处理器、以及分别设置在存储器半导体裸片中并且被配置为存储与数据处理相关联的数据的多个存储器集成电路。
堆叠存储器件包括芯片

[发明专利]用于执行存储器设备内的数据操作的存储器系统及其操作方法-CN202110408578.0在审
发明人：埃尔德霍·帕蒂亚卡拉·通布拉·马修;阿尼鲁德·比鲁尔·基兰;柳鹤洙;普拉富·拉梅什·奥拉坎 -专利权人：三星电子株式会社
申请日： 2021-04-15 - 公布日： 2022-03-08 - 主分类号： G06F3/06 文献下载
摘要：一种存储器系统，包括：存储器设备，包括存储器组和数据总线管理电路；以及主机，耦接到所述存储器设备。所述主机包括：存储器控制器，检测由至少一个应用发起的用于对存储在所述存储器设备内的数据执行至少一个操作的至少一个触发，所述至少一个操作包括数据拷贝操作和数据处理操作中的至少一种；以及通过使用至少一个缓存器填充命令和至少一个缓存器拷贝命令、实现所述存储器设备的数据总线管理电路和所述存储器组中的至少一个存储器组之间的数据的移动而无需与所述主机交换数据，对所述存储器设备内的数据执行所述至少一个操作。
用于执行存储器设备数据操作系统及其操作方法

[发明专利]基于存储器的神经形态设备-CN202010986760.X在审
发明人： 柳鹤洙;金南昇;孙教民;尹载允 -专利权人：三星电子株式会社
申请日： 2020-09-18 - 公布日： 2021-05-18 - 主分类号： G06N3/063 文献下载
摘要：一种神经形态设备包括：存储器单元阵列，包括第一存储器单元和第二存储器单元，第一存储器单元对应于第一地址并存储第一权重，第二存储器单元对应于第二地址并存储第二权重；以及神经元电路，包括积分器和激活电路，积分器对来自第一存储器单元的第一读取信号求和，激活电路基于从积分器输出的第一读取信号的第一和信号来输出第一激活信号。
基于存储器神经形态设备

[发明专利]用于处理操作的存储器装置及其操作方法、数据处理系统-CN202010147089.X在审
发明人：李硕汉;姜信行;金南升;吴成一;柳鹤洙 -专利权人：三星电子株式会社
申请日： 2020-03-05 - 公布日： 2020-09-18 - 主分类号： G06F3/06 文献下载
摘要：提供了用于处理操作的存储器装置、包括该存储器装置的数据处理系统以及操作该存储器装置的方法。存储器装置包括具有存储体的存储器、存储器内置处理器(PIM)电路和控制逻辑。PIM电路包括指令存储器，该指令存储器存储从主机提供的至少一条指令。PIM电路被配置为使用由主机提供的数据或从存储体读取的数据来处理操作，并存储由主机提供的至少一条指令。控制逻辑被配置为对从主机接收的命令/地址进行解码以生成解码结果，并基于解码结果执行控制操作以便进行以下各项之一：i)执行对存储体的存储器操作，和ii)PIM电路执行处理操作。响应于指示执行处理操作的命令/地址，控制指示指令存储器的位置的程序计数器的计数值。
用于处理操作存储器装置及其操作方法数据处理系统

[发明专利]存储设备、操作存储设备的方法及存储系统-CN202010149237.1在审
发明人： 柳鹤洙;金南昇;孙教民;吴成一;李硕汉 -专利权人：三星电子株式会社
申请日： 2020-03-05 - 公布日： 2020-09-18 - 主分类号： G06F3/06 文献下载
摘要：一种存储设备，包括存储单元阵列、信号线、模式选择器电路、命令转换器电路和内部处理器。存储单元阵列包括第一和第二存储区域。模式选择器电路被配置为基于与命令一起接收的地址生成用于控制存储设备进入内部处理模式的处理模式选择信号。命令转换器电路被配置为响应于处理模式选择信号的激活将接收到的命令转换为内部处理操作命令。内部处理器被配置为在内部处理模式下响应于内部处理操作命令在第一存储区域上执行内部处理操作。
存储设备操作方法存储系统

[发明专利]存储设备、操作存储设备的方法以及系统-CN201910201920.2在审
发明人： K.帕万库马尔;吴成一;柳鹤洙 -专利权人：三星电子株式会社
申请日： 2019-03-18 - 公布日： 2020-02-11 - 主分类号： G06F13/16 文献下载
摘要：提供了一种存储设备、一种操作存储设备的方法和一种系统。存储设备包括存储单元阵列和执行内部处理操作的存储器内处理器(PIM)。在内部处理模式下，存储设备基于存储在存储单元阵列中的内部处理信息通过PIM来执行内部处理操作。当内部处理信息是指示内部处理操作的类型的内部处理操作命令时，存储设备将包括内部处理读取命令和内部处理写入命令的内部处理操作命令输出到主机设备。主机设备向存储设备发出从数据事务命令和内部处理操作命令中确定的优先命令。
内部处理存储设备操作命令存储单元阵列主机设备操作存储读取命令内处理器数据事务写入命令信息通过存储器存储输出

[发明专利]具有3D堆叠结构的神经形态电路和包括其的半导体装置-CN201811405971.9在审
发明人：赵佑荣;吴成一;柳鹤洙;崔*洙 -专利权人：三星电子株式会社
申请日： 2018-11-23 - 公布日： 2019-10-29 - 主分类号： G06N3/063 文献下载
摘要：提供了具有三维堆叠结构的神经形态电路和包括该神经形态电路的半导体装置。半导体装置包括包含一个或更多个突触核心的第一半导体层，每个突触核心包括被布置为执行神经形态计算的神经电路。第二半导体层堆叠在第一半导体层上，并包括在突触核心之间形成物理传输路径的互连件。第三半导体层堆叠在第二半导体层上并包括一个或更多个突触核心。形成至少一个贯通电极，信息通过所述至少一个贯通电极在第一半导体层至第三半导体层之间传输。来自第一半导体层中的第一突触核心的信息经由一个或更多个贯通电极和第二半导体层的互连件传输到第三半导体层中的第二突触核心。
半导体层突触神经形态电路半导体装置贯通电极半导体层堆叠互连件三维堆叠结构物理传输路径传输堆叠结构神经电路神经形态信息通过

[发明专利]存储器模块和包括该存储器模块的计算机系统-CN201710717464.8在审
发明人：帕番·库玛;柳鹤洙;洪硕因 -专利权人：三星电子株式会社
申请日： 2017-08-21 - 公布日： 2018-03-30 - 主分类号： G06F12/0802 文献下载
摘要：提供了一种存储器模块和包括该存储器模块的计算机系统。公开了一种包括主机和存储器模块的计算机系统。主机通过多个通道将多个高速缓存行发送到存储器模块，其中，所述多个高速缓存行包括多个数据元素，主机将具有所述多个数据元素中的目标数据元素的高速缓存行分配给多个通道中的一个通道。所述目标数据元素根据步幅间隔被布置在高速缓存行内。所述步幅间隔是目标数据元素中连续的目标数据元素之间的数据元素的数量。存储器模块包括多个集散引擎，其中，所述多个集散引擎分别与所述多个通道连接的集散引擎，并且在主机的控制下分散或收集目标数据元素。
存储器模块包括计算机系统

[发明专利]半导体存储设备及其操作方法-CN201710388291.X在审
发明人：柳济民;吴凜;柳鹤洙 -专利权人：三星电子株式会社
申请日： 2017-05-27 - 公布日： 2017-12-08 - 主分类号： G06F9/30 文献下载
摘要：一种包括存储单元阵列和配置为执行内部处理操作的内部处理器的半导体存储设备的操作方法，包括在存储设备处接收指示存储设备应当以处理器模式还是正常模式操作的第一模式指示符；在所述存储设备处接收用于所述存储设备的处理信息；当所述第一模式指示符指示所述存储设备应当以所述处理器模式操作时，将所述处理信息存储在所述存储单元阵列的第一存储单元区段中，由内部处理器执行所存储的处理信息执行内部处理；以及将内部处理的结果存储在存储单元阵列中。
半导体存储设备及其操作方法

[发明专利]降低写失败的存储器件、包括该存储器件的系统及其方法-CN201310384656.3在审
发明人：孙钟弼;朴哲佑;柳鹤洙;黄泓善 -专利权人：三星电子株式会社
申请日： 2013-08-29 - 公布日： 2014-03-26 - 主分类号： G11C11/406 文献下载
摘要：存储器系统包括存储器件和存储器控制器。存储器件包括多个存储单元。存储器控制器被配置为在激活命令和预充电命令之间在存储器件上连续地执行多个写命令。在存储器系统中，当在执行具有所述多个写命令当中的最后的写命令的第一写操作之后并且然后发出所述预充电命令时，在所述预充电命令之后发出用于第二写操作的所述最后的写命令。第一写操作和第二写操作将相同的数据集写到所述多个存储单元当中具有相同地址的存储单元。
降低失败存储器件包括系统及其方法

[发明专利]半导体存储器件、存储模块和存储系统及其操作方法-CN201210591062.5无效
发明人： 柳鹤洙;崔周善;黄泓善 -专利权人：三星电子株式会社
申请日： 2012-12-31 - 公布日： 2013-07-03 - 主分类号： G11C11/4063 文献下载
摘要：一种半导体存储器件包括包含通过第一地址存取的多个区域的单元阵列，其中所述多个区域包括分别具有不同存储特性的至少两组区域。所述器件进一步包括用于指示多个区域中的每一个属于至少两组中的哪个组的组信息的非易失性存储的非易失性阵列。
半导体存储器件模块存储系统及其操作方法

[发明专利]存储器系统-CN201210328280.X无效
发明人： 柳鹤洙;姜郁成;朴哲佑;崔周善;黄泓善 -专利权人：三星电子株式会社
申请日： 2012-09-06 - 公布日： 2013-03-20 - 主分类号： G11C29/12 文献下载
摘要：一种半导体器件，包括：包括多个存储器单元的第一存储器区域；测试单元，被配置成测试所述第一存储器区域，并从所述多个存储器单元中检测弱位；和，第二存储器区域，被配置成存储所述第一存储器区域的弱位地址（WBA），和预期要被存储在弱位中的数据，其中，所述第一存储器区域和所述第二存储器区域包括不同类型的存储器单元。
存储器系统

[发明专利]用于刷新以及数据清理存储器件的方法和装置-CN201210187813.7无效
发明人：姜郁成;柳鹤洙;朴哲佑 -专利权人：三星电子株式会社
申请日： 2012-06-08 - 公布日： 2012-12-12 - 主分类号： G11C11/406 文献下载
摘要：以第一频率对存储器件的相应部分执行至少一次不带有清理的刷新。此外，以小于第一频率的第二频率对存储器件的相应部分执行至少一次带有清理的刷新。从而，执行带有数据清理的刷新操作以避免数据错误累积。此外，还执行不带有数据清理的刷新操作以减少因数据清理所致的过度功耗。
用于刷新以及数据清理存储器件方法装置

[发明专利]半导体存储器器件和半导体存储器系统-CN201110331981.4无效
发明人：金秀娥;朴哲佑;黄泓善;柳鹤洙 -专利权人：三星电子株式会社
申请日： 2011-10-27 - 公布日： 2012-05-16 - 主分类号： G11C7/18 文献下载
摘要：一种半导体存储器器件，包括：至少一个存储单元块以及至少一个连接单元。所述至少一个存储单元块具有包含与第一位线连接的至少一个第一存储单元的第一区域、以及包含与第二位线连接的至少一个第二存储单元的第二区域。所述至少一个连接单元被配置为基于第一控制信号将第一位线与对应的位线读出放大器选择性地连接，以及被配置为基于第二控制信号将第二位线与对应的位线读出放大器经由对应的全局位线选择性地连接。
半导体存储器器件系统

1
2
下一页»
尾页
共 16 条