专利名称
主分类
A 农业
B 作业;运输
C 化学;冶金
D 纺织;造纸
E 固定建筑物
F 机械工程、照明、加热
G 物理
H 电学
专利下载VIP
公布日期
2023-10-24 公布专利
2023-10-20 公布专利
2023-10-17 公布专利
2023-10-13 公布专利
2023-10-10 公布专利
2023-10-03 公布专利
2023-09-29 公布专利
2023-09-26 公布专利
2023-09-22 公布专利
2023-09-19 公布专利
更多 »
专利权人
国家电网公司
华为技术有限公司
浙江大学
中兴通讯股份有限公司
三星电子株式会社
中国石油化工股份有限公司
清华大学
鸿海精密工业股份有限公司
松下电器产业株式会社
上海交通大学
更多 »
钻瓜专利网为您找到相关结果13个,建议您升级VIP下载更多相关专利
  • [发明专利]半导体封装结构及其形成方法-CN202210949210.X在审
  • 汪孟涵;林裕庭;林家弘;刘威政 - 台湾积体电路制造股份有限公司
  • 2022-08-09 - 2022-12-09 - H01L23/528
  • 本公开描述了一种半导体封装结构及其形成方法,该半导体封装结构包括具有第一侧和第二侧的衬底、设置在衬底的第一侧上的器件层,在器件层的背侧具有故障检测区,器件层的背侧表面被配置为发射指示器件层中是否存在缺陷的信号,第一互连结构设置在器件层的前侧,以及第二互连结构设置在衬底的第二侧,第二互连结构具有无金属区,第一金属层与故障检测区对齐,第一金属层具有基本上彼此平行设置的第一和第二导线。第一和第二导线的分别彼此面对的第一和第二侧壁与故障检测区的第一和第二侧基本上对齐。
  • 半导体封装结构及其形成方法
  • [发明专利]晶片级测试方法及装置-CN202110710654.3在审
  • 何军;林裕庭;林威勋;郭永良;卢胤龙 - 台湾积体电路制造股份有限公司
  • 2021-06-25 - 2022-04-19 - H01L21/66
  • 本发明实施例涉及晶片级测试方法及装置。本发明实施例提供一种用于测试半导体装置的方法及系统。所述方法包含:提供具有输入端子及输出端子的受测试装置DUT;在第一周期期间将具有第一电压电平的电压施加到所述DUT的所述输入端子;在所述第一周期之后的第二周期期间将应力信号施加到所述DUT的所述输入端子;响应于所述DUT的所述输出端子处的所述应力信号获得输出信号;及将所述输出信号与所述应力信号进行比较。所述应力信号包含多个序列,每一序列具有斜升阶段及斜降阶段。所述应力信号具有第二电压电平及第三电压电平。
  • 晶片测试方法装置
  • [发明专利]晶片级测试方法和系统-CN201910751987.3在审
  • 军·何;林裕庭;林威勋;郭永良;卢胤龙 - 台湾积体电路制造股份有限公司
  • 2019-08-15 - 2020-03-17 - G01R31/26
  • 本发明实施例涉及晶片级测试方法和系统。本公开提供用于测试半导体装置的方法和系统。所述方法包含以下操作。提供上面形成有IC的晶片。通过使所述IC的电压在第一周期期间升高到第一电压电平来为所述IC供能。将应力信号施加到所述IC。在第一周期之后的第二周期期间,所述应力信号包含多个序列。所述序列中的每一者具有斜升阶段和斜降阶段。所述应力信号致使所述IC的所述电压在第二电压电平与第三电压电平之间变动。在施加所述应力信号之后,确定所述IC是否符合测试准则。
  • 晶片测试方法系统
  • [发明专利]半导体封装结构-CN200710085044.9有效
  • 牛保刚;曹佩华;蔡豪益;萧永宽;王忠裕;侯上勇;林裕庭 - 台湾积体电路制造股份有限公司
  • 2007-02-28 - 2008-02-06 - H01L23/488
  • 本发明提供一种半导体封装结构,包括:一封装基板,其具有一表面,用以接受一半导体芯片,该半导体芯片面对面连接至该封装基板,该表面上具有以多个接触垫构成的一图案,其中,各接触垫用以接受该半导体芯片的一焊接凸块,该图案包括一中央区、一外部区以及一过渡区,其中,该外部区围绕该中央区,该过渡区在该中央区及该外部区之间,且该过渡区的图案密度小于该中央区及该外部区的图案密度。本发明的半导体封装结构可使助焊剂的清洁处理更有效率且更完全,且可避免焊接凸块周围的底部填胶材料剥离,进而增加芯片倒装焊封装处理的可靠度。
  • 半导体封装结构

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

400-8765-105周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top