“徐晨祐”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果31个，建议您升级VIP下载更多相关专利

[发明专利]集成芯片及其形成方法-CN201911018063.9有效
发明人： 徐晨祐 -专利权人：台湾积体电路制造股份有限公司
申请日： 2019-10-24 - 公布日： 2023-09-19 - 主分类号： H10N50/01 文献下载
摘要：在一些实施例中，本发明涉及一种形成集成芯片的方法。该方法通过以下步骤执行：在底部电极层上方形成磁隧道结(MTJ)层，以及在MTJ层上方形成牺牲介电层。图案化牺牲介电层以限定空腔，并且在空腔内形成顶部电极材料。去除牺牲介电层，并且在去除牺牲介电层之后，根据顶部电极材料图案化MTJ层以限定MTJ堆叠件。本发明的实施例还涉及集成芯片。
集成芯片及其形成方法

[发明专利]形成存储器单元的方法以及集成电路-CN202110157630.X在审
发明人：柯闵咏;徐晨祐;吴常明;刘世昌 -专利权人：台湾积体电路制造股份有限公司
申请日： 2021-02-04 - 公布日： 2021-12-17 - 主分类号： H01L43/12 文献下载
摘要：本发明的各种实施例涉及形成存储器单元的方法。在一些实施例中，将存储器膜沉积在衬底上方，该存储器膜包括底部电极层、顶部电极层以及在顶部电极层与底部电极层之间的数据存储膜。在存储器膜上方沉积硬掩模膜，该硬掩模膜包括导电硬掩模层。图案化顶部电极层和硬掩模膜，以分别形成顶部电极和位于顶部电极上方的硬掩模。执行剪切工艺以减小硬掩模的侧壁与硬掩模的底面之间的侧壁角度。在剪切工艺后，在硬掩模就位的情况下将蚀刻执行到数据存储膜内，以形成位于顶部电极下方的数据存储结构。本发明的实施例还涉及一种集成电路。
形成存储器单元方法以及集成电路

[发明专利]半导体存储器件及其制造方法-CN201710463431.5有效
发明人：庄学理;黄胜煌;刘世昌;徐晨祐 -专利权人：台湾积体电路制造股份有限公司
申请日： 2017-06-19 - 公布日： 2021-10-22 - 主分类号： H01L43/12 文献下载
摘要：提供了一种用于制造半导体存储器件的方法。该方法包括：蚀刻半导体存储器件的第一区域以暴露第一覆盖层；在第一覆盖层上形成第二覆盖层；蚀刻第一覆盖层的部分和第二覆盖层的部分以形成到达第一金属线的第一沟槽；以及在第一沟槽中形成第二金属线以接触第一金属线。本发明实施例涉及半导体存储器件及其制造方法。
半导体存储器件及其制造方法

[发明专利]防止金属-绝缘体-金属（MIM）电容器中铜污染的方法-CN202110490214.1在审
发明人：朱景升;徐晨祐;刘世昌 -专利权人：台湾积体电路制造股份有限公司
申请日： 2015-11-02 - 公布日： 2021-08-20 - 主分类号： H01L49/02 文献下载
摘要：本发明涉及一种MIM电容器，该MIM电容器包括复合电容器顶部金属(CTM)电极和复合电容器底部金属(CBM)电极。复合CBM电极包括覆盖第一金属层的第一扩散阻挡层，以及复合CTM电极包括覆盖第二金属层的第二扩散阻挡层。介电层布置在复合CBM电极上方，并且该介电层位于复合CTM电极的下面。第一和第二扩散阻挡层保护第一和第二金属层免受金属的影响，该金属在制造期间从MIM电容器下面的金属线扩散或移动至复合CTM和CBM电极。本发明还提供了一种制造MIM电容器的方法。
防止金属绝缘体 mim 电容器污染方法

[发明专利]集成芯片和形成集成芯片的方法-CN202110034140.0在审
发明人：叶姿萱;徐晨祐 -专利权人：台湾积体电路制造股份有限公司
申请日： 2021-01-12 - 公布日： 2021-07-27 - 主分类号： H01L23/488 文献下载
摘要：在一些实施例中，本发明涉及形成集成芯片的方法。方法可以通过在形成在衬底上方的介电结构上形成接合焊盘层实施。介电结构围绕多个互连层。在接合焊盘层上形成保护层，并且图案化接合焊盘层和保护层以限定由保护层覆盖的接合焊盘。在保护层上方形成一个或多个上部钝化层。实施干蚀刻工艺以形成穿过一个或多个上部钝化层延伸至保护层的开口。实施湿蚀刻工艺以去除保护层的一部分并且暴露接合焊盘的上表面。本申请的实施例还涉及集成芯片。
集成芯片形成方法

[发明专利]非易失性存储器和制造方法-CN202110177533.7在审
发明人： 徐晨祐;闵仲强;刘世昌 -专利权人：台湾积体电路制造股份有限公司
申请日： 2021-02-09 - 公布日： 2021-07-27 - 主分类号： H01L43/12 文献下载
摘要：本发明的实施例提供了一种具有硬掩模绝缘体的存储单元及其制造方法。在一些实施例中，在衬底上方形成存储单元叠层，其中，存储单元叠层具有底部电极层、位于底部电极层上方的电阻转换电介质层，以及位于电阻转换电介质层上方的顶部电极层。在顶部电极层上方形成第一绝缘层。在第一绝缘层上方形成第一金属硬掩模层。然后，执行一系列蚀刻以图案化第一金属硬掩模层、第一绝缘层、顶部电极层和电阻转换电介质层，以形成第一金属硬掩模、硬掩模绝缘体、顶部电极和电阻开关电介质。本发明的实施例还提供了一种存储器单元。
非易失性存储器制造方法

[发明专利]通孔结构及其形成方法-CN201810450493.7有效
发明人：黄伟杰;陈界璋;许峰嘉;徐晨祐 -专利权人：台湾积体电路制造股份有限公司
申请日： 2018-05-11 - 公布日： 2021-07-23 - 主分类号： H01L21/768 文献下载
摘要：一种方法包括提供具有导电柱的衬底、位于导电柱上方的介电层和位于介电层上方的多个牺牲块，从顶视图中多个牺牲块围绕导电柱；沉积覆盖多个牺牲块的牺牲层，牺牲层具有正位于导电柱之上的凹槽；在牺牲层上方沉积硬掩模层；从凹槽的底部去除硬掩模层的部分，使用硬掩模层作为蚀刻掩模来蚀刻凹槽的底部，从而暴露导电柱的顶面；并且在凹槽内形成导电材料，导电材料与导电柱的顶面物理接触。本发明的实施例还涉及通孔结构及其形成方法。
结构及其形成方法

[发明专利]半导体结构及其形成方法-CN202010460082.3在审
发明人：蔡伊甄;曾元泰;徐晨祐 -专利权人：台湾积体电路制造股份有限公司
申请日： 2020-05-27 - 公布日： 2021-04-16 - 主分类号： H01L49/02 文献下载
摘要：本发明实施例涉及半导体结构及其形成方法。根据本发明的一些实施例，一种半导体结构包含：衬底；第一电极，其位于所述衬底上方；第二电极，其位于所述第一电极上方；及第一绝缘层，其介于所述第一电极与所述第二电极之间。所述第一绝缘层具有第一部分及耦合到所述第一部分的第二部分，所述第一绝缘层的所述第二部分与所述第二电极接触，所述第一部分通过所述第二部分来与所述第二电极分离。所述第二部分的厚度大于所述第一部分的厚度。
半导体结构及其形成方法

[发明专利]半导体器件结构及其形成方法-CN202010511577.4在审
发明人：朱景升;徐晨祐 -专利权人：台湾积体电路制造股份有限公司
申请日： 2020-06-08 - 公布日： 2021-04-02 - 主分类号： H01L23/488 文献下载
摘要：本揭露的各种实施例涉及一种半导体器件结构，所述半导体器件结构包括上覆在结合垫上的凸块结构。结合垫设置在半导体衬底之上。刻蚀停止层上覆在结合垫上。缓冲层设置在结合垫之上且将刻蚀停止层与结合垫隔开。凸块结构包括基部部分及上部部分，基部部分接触结合垫的上表面，上部部分延伸穿过刻蚀停止层及缓冲层。凸块结构的基部部分具有第一宽度或直径且凸块结构的上部部分具有第二宽度或直径。第一宽度或直径大于第二宽度或直径。
半导体器件结构及其形成方法

[发明专利]集成电路和用于制造集成电路的方法-CN201711230686.3有效
发明人：张耀文;徐晨祐;郑光茗;蔡正原 -专利权人：台湾积体电路制造股份有限公司
申请日： 2017-11-29 - 公布日： 2020-09-22 - 主分类号： H01L23/488 文献下载
摘要：本申请公开了集成电路和用于制造集成电路的方法。提供了具有阻挡层的凸块结构以及用于制造凸块结构的方法。在一些实施例中，凸块结构包括导电衬垫、导电凸块和阻挡层。导电衬垫包括衬垫材料。导电凸块叠加在导电衬垫上，并且包括下凸块层和覆盖下凸块层的上凸块层。阻挡层被配置为阻止衬垫材料沿着下凸块层的侧壁从导电衬垫移动到上凸块层。在一些实施例中，阻挡层是形成下凸块层的侧壁的衬里的间隔件。在其他实施例中，阻挡层位于下凸块层和导电衬垫之间，并且将下凸块层的侧壁与导电衬垫间隔开。
集成电路用于制造方法

[发明专利]用于工艺损伤最小化的MRAM结构-CN201510570350.6有效
发明人： 徐晨祐;刘世昌 -专利权人：台湾积体电路制造股份有限公司
申请日： 2015-09-09 - 公布日： 2020-07-31 - 主分类号： H01L43/02 文献下载
摘要：本发明涉及具有延伸的上电极的磁阻式随机存取存储器(MRAM)单元和形成方法。在一些实施例中，MRAM单元具有布置在导电下电极上方的磁隧道结(MTJ)。导电上电极布置在磁隧道结上方。导电上电极具有下部和上部。下部位于磁隧道结上面并且由包封结构横向围绕。上部布置在下部和包封结构上并且横向延伸超出导电上电极的下部。通过横向地延伸超出下部，导电上电极的上部给通孔提供了比上电极的下部将提供的更大的接合面积，从而减轻了由覆盖误差导致的通孔穿通。本发明的实施例还涉及用于工艺损伤最小化的MRAM结构。
用于工艺损伤最小化 mram 结构

[发明专利]具有导电蚀刻停止层的RRAM单元结构-CN201410373097.0有效
发明人：刘铭棋;曾元泰;徐晨祐;刘世昌;蔡嘉雄 -专利权人：台湾积体电路制造股份有限公司
申请日： 2014-07-31 - 公布日： 2020-01-03 - 主分类号： H01L45/00 文献下载
摘要：本发明涉及一种电阻式随机存取存储器(RRAM)器件结构，RRAM器件结构包括位于下方的金属互连件和RRAM单元的底部电极之间的导电蚀刻停止层的薄单层。导电蚀刻停止层提供了结构上的简易性，并且该层的蚀刻选择性提供对下方各层的保护。可使用干法蚀刻或湿法蚀刻来蚀刻导电蚀刻停止层以落在下方的金属互连件上。在下方的金属互连件是铜的情况下，对导电蚀刻停止层进行蚀刻以露出铜没有产生如传统方法中的那么多的非易失性的铜蚀刻副产物。与传统方法相比，所公开的技术的一些实施例减少了掩模步骤的次数并且同时在形成底部电极期间减少了化学机械抛光。本发明还提供了一种形成电阻式随机存取存储器(RRAM)器件的方法。
具有导电蚀刻停止 rram 单元结构

[发明专利]工艺损害最小化的自对准磁阻式随机存取存储器(MRAM)结构-CN201510811772.8有效
发明人： 徐晨祐;刘世昌 -专利权人：台湾积体电路制造股份有限公司
申请日： 2015-11-20 - 公布日： 2019-10-08 - 主分类号： H01L43/08 文献下载
摘要：本发明提供一种具有双侧壁间隔件结构的磁阻式随机存取存储器(MRAM)单元。MRAM单元包括反铁磁层；固定层，布置在所述反铁磁层上方并且具有固定的磁极性；自由层，布置在所述固定层上方并且具有可变的磁极性；第一侧壁间隔件层，从所述固定层上方沿着所述自由层的侧壁延伸；以及第二侧壁间隔件层，从所述反铁磁层上方沿着所述固定层和所述第一侧壁间隔件层的侧壁延伸。还提供了一种用于制造MRAM单元的方法。本发明还提供了工艺损害最小化的自对准磁阻式随机存取存储器(MRAM)结构。
工艺损害最小化对准磁阻随机存取存储器 mram 结构

[发明专利]用于MRAM MTJ顶部电极连接的技术-CN201610293045.1有效
发明人：庄学理;徐晨祐;刘世昌 -专利权人：台湾积体电路制造股份有限公司
申请日： 2016-05-05 - 公布日： 2019-08-16 - 主分类号： H01L27/22 文献下载
摘要：本发明的一些实施例涉及包括磁阻式随机存取存储器(MRAM)单元的集成电路。集成电路包括半导体衬底和设置在半导体衬底上的互连结构。互连结构包括以交替的方式堆叠在彼此上方的多个介电层和多个金属层。多个金属层包括下部金属层和设置在下部金属层上方的上部金属层。底部电极设置在下部金属层上方并与下部金属层电接触。磁性隧道结(MTJ)设置在底部电极的上表面上方。顶部电极设置在MTJ的上表面上方并且与上部金属层的下表面直接电接触。本发明的实施例还涉及用于MRAM MTJ顶部电极连接的技术。
用于 mrammtj 顶部电极连接技术

[发明专利]磁阻式随机存取存储器结构及其形成方法-CN201910089450.5在审
发明人： 徐晨祐;黄韦翰;刘世昌;蔡嘉雄 -专利权人：台湾积体电路制造股份有限公司
申请日： 2013-09-30 - 公布日： 2019-07-12 - 主分类号： H01L43/02 文献下载
摘要：本发明公开了一种磁阻式随机存取存储器(MRAM)结构，包括底部电极结构。磁性隧道结(MTJ)元件位于底部电极结构上方。MTJ元件包括反铁磁材料层。铁磁固定层位于反铁磁材料层上方。隧道层位于铁磁固定层上方。铁磁自由层位于隧道层上方。铁磁自由层具有第一部分和消磁的第二部分。该MRAM结构还包括位于第一部分上方的顶部电极结构。本发明还公开了磁阻式随机存取存储器结构及其形成方法。
磁阻式随机存取存储器底部电极结构反铁磁材料层铁磁固定层铁磁自由层隧道层磁性隧道结顶部电极消磁

1
2
3
下一页»
尾页
共 31 条