“广东省大湾区集成电路与系统应用研究院”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果282个，建议您升级VIP下载更多相关专利

[实用新型]一种比特单元和数据解析单元-CN202121311775.2有效
发明人：杨展悌;苏炳熏;叶甜春;罗军;赵杰;王云 -专利权人： 广东省大湾区集成电路与系统应用研究院;澳芯集成电路技术（广东）有限公司
申请日： 2021-06-11 - 公布日： 2022-02-01 - 主分类号： G11C16/34 文献下载
摘要：本申请提供一种比特单元和数据解析单元。在该比特单元中，两个反向器首尾相连构成闩锁结构、闩锁结构通过开关模块与数据传输线建立连接、开关模块受控于字线，从而可以实现数据的写入和读取；另外，由于反向器和开关模块均包括MOS管，并且有至少一个MOS管为FDSOI‑MOS管，所以使得该比特单元在实际运行过程中的漏电流得到减少，从而降低了漏电流对自身运行造成的影响；还有，采用FDSOI‑MOS管后，由于FDSOI‑MOS管具有极小的阈值电压的变化性，即具有更好的阈值电压的均匀性，进而有利于与该比特单元相对应的数字集成电路的时序收敛。
一种比特单元数据解析

[发明专利]一种存储装置及存储系统-CN202111221527.3在审
发明人：杨展悌;苏炳熏;叶甜春;朱纪军;罗军;赵杰;王云 -专利权人： 广东省大湾区集成电路与系统应用研究院;澳芯集成电路技术（广东）有限公司
申请日： 2021-10-20 - 公布日： 2022-01-28 - 主分类号： G11C11/40 文献下载
摘要：本发明提供了一种存储装置及存储系统，包括存储单元阵列，存储单元阵列包括多个存储单元；与存储单元阵列电连接的周边电路，周边电路包括第一驱动电路至第N驱动电路，且第一驱动电路至第N驱动电路中任意一驱动电路所有晶体管均为FDSOI晶体管，N为大于或等于1的整数；与周边电路电连接的控制电压施加电路，控制电压施加电路包括第一输出端口至第N输出端口，第i输出端口与第i驱动电路中FDSOI晶体管的衬底电连接，第i输出端口用于输出正压或负压。通过对FDSOI晶体管的衬底施加正压或负压的方式，完成驱动电路响应速度的提升或是漏电的减少，达到优化存储装置的周边电路的目的，提高存储装置的性能。
一种存储装置存储系统

[发明专利]一种背栅调制器件及其制备方法、存储器、逻辑器件-CN202111176475.2在审
发明人：张骥;叶甜春;罗军;赵杰 -专利权人： 广东省大湾区集成电路与系统应用研究院;澳芯集成电路技术（广东）有限公司
申请日： 2021-10-09 - 公布日： 2022-01-11 - 主分类号： H01L29/78 文献下载
摘要：本发明提供了一种背栅调制器件及其制备方法、存储器、逻辑器件，其中背栅调制器件可包括但不限于硅衬底、ONO层、单晶硅层、栅极、第一侧墙、第二侧墙、第一源漏极及第二源漏极。ONO层填充于硅衬底上形成的空腔内，单晶硅层形成于ONO层上，栅极形成于单晶硅层上，第一侧墙环绕在栅极的侧壁周围，设置于单晶硅层上，第二侧墙环绕在第一侧墙的侧壁周围，设置于单晶硅层上；第一源漏极设置于硅衬底上，处于单晶硅层的一旁侧；第二源漏极设置于硅衬底上，处于单晶硅层的另一旁侧。本发明能够根据实际需要通过牺牲层和衬底的厚度灵活地控制单晶硅层和ONO结构的厚度，从而最大程度地发挥出背栅调制器件的性能，并能够有效降低器件成本。
一种调制器件及其制备方法存储器逻辑

[实用新型]一种外置式输送带过渡机构-CN202121603537.9有效
发明人：夏菁奕;邓水云;许汉荆;刘建 -专利权人： 广东省大湾区集成电路与系统应用研究院
申请日： 2021-07-14 - 公布日： 2022-01-11 - 主分类号： B65G15/00 文献下载
摘要：一种外置式输送带过渡机构，涉及输送带领域。通过支架将过渡机构的传动部分安装在输送机下方，其中摩擦轮和轴编码器安装在同一轴上，弹簧将该轴与原输送机紧靠，得到该过渡机构的初始动力于该旋转轴，轴编码器读取该旋转轴的转速，通过直径比可计算输送带的转速。为了实现过渡带的转动，主要传动路线为：原输送机‑摩擦轮所在旋转轴‑齿轮啮合换向轴‑皮带传动到的惰轮‑皮带传动到的过渡轴滑轮‑过渡带。本装置是一种可安装轴编码器的输送带过渡机构，解决了外置式安装编码器和在输送机之间过渡的两个主要问题。并实现了测量原输送带转速的功能，还能实现原输送带之间货物的稳定的过渡传输。
一种外置输送带过渡机构

[实用新型]一种逻辑门电路-CN202120810211.7有效
发明人：蒋维;苏炳熏;叶甜春;罗军;赵杰;王云 -专利权人： 广东省大湾区集成电路与系统应用研究院;澳芯集成电路技术（广东）有限公司
申请日： 2021-04-20 - 公布日： 2021-12-31 - 主分类号： H03K19/20 文献下载
摘要：本申请提供了一种逻辑门电路。在该逻辑门电路中，各个MOS管按照预设连接关系进行连接，以实现相对应的逻辑运算；并且，在该逻辑门电路中，由于至少一个MOS管均采用FDSOI‑MOS管，所以使得该逻辑门电路在实际运行过程中的漏电流减少，从而降低了漏电流对自身运行造成的影响；另外，FDSOI‑MOS管具有极小的阈值电压的变化性，即具有更好的阈值电压的均匀性，从而有利于与该逻辑门电路相对应的数字集成电路的时序收敛。
一种逻辑门电路

[发明专利]极紫外光刻中掩模缺陷控制方法、装置、设备及介质-CN202111023023.0在审
发明人：郝芸芸;韦亚一;王云;薛静;叶甜春 -专利权人： 广东省大湾区集成电路与系统应用研究院
申请日： 2021-09-01 - 公布日： 2021-12-28 - 主分类号： G06F30/20 文献下载
摘要：本申请提供一种极紫外光刻中掩模缺陷控制方法、装置、电子设备及计算机可读存储介质。其中方法包括：获取极紫外光刻掩模主体图形；确定在所述掩模主体图形边缘添加冗余图形的区域；基于遗传算法在所述区域中确定所述冗余图形的添加方式；根据所述冗余图形的添加方式在所述区域中添加冗余图形。相较于现有技术，通过本方案可以快速地挑选出符合要求的一组或几组冗余图形的添加方式，能够快速对极紫外光刻中掩模缺陷进行更细微的调节及改善，节省了人力物力。
紫外光刻中掩模缺陷控制方法装置设备介质

[发明专利]光源掩模优化方法及光刻仿真装置-CN202111050334.6在审
发明人：何建芳;韦亚一;张利斌;高澎铮;王云;薛静;叶甜春 -专利权人： 广东省大湾区集成电路与系统应用研究院
申请日： 2021-09-08 - 公布日： 2021-12-07 - 主分类号： G03F1/70 文献下载
摘要：本发明涉及一种光源掩模优化方法，包括：提供待优化掩模图形，所述待优化掩模图形包括斜线图形；将所述待优化掩模图形按照第一方向旋转第一角度，使得所述斜线图形的延伸方向为水平方向或竖直方向；基于旋转后的所述待优化掩模图形进行第一次光源优化，以得到第一优化光源；基于旋转前的所述待优化掩模图形进行第一次掩模优化，以得到第一优化掩模图形；将所述第一优化光源按照第二方向旋转所述第一角度，以得到第二优化光源，所述第二方向与所述第一方向相反；基于所述第一优化掩模图形和所述第二优化光源进行第二次掩模优化，以得到第二优化掩模图形。采用上述光源掩模优化方法，可以得到更加接近目标图形的光刻仿真图形。
光源优化方法光刻仿真装置

[发明专利]一种适用于单齿飞轮的磁转速传感器的滤波方法-CN202111017591.X有效
发明人：张建华;王云;薛静;郝炳贤;马玫娟;梁福焕 -专利权人： 广东省大湾区集成电路与系统应用研究院
申请日： 2021-09-01 - 公布日： 2021-12-07 - 主分类号： H03H21/00 文献下载
摘要：本发明涉及滤波技术领域,公开了一种适用于单齿飞轮的磁转速传感器的滤波方法，本发明根据单齿的周长与飞轮的周长之比以及数字信号在当前周期的最大电压值来调节数字处理模块中的阈值电压Vth，对电压幅值小于阈值电压Vth的数字信号进行滤波，可以确保滤波后的信号的波形于实际单齿接近磁转速传感器的位置匹配，即信号的波形的上升沿对应的就是单齿的边界靠近磁转速传感器的位置，信号的波形的下降沿对应的就是单齿的边界离开磁转速传感器的位置，从而是实现单齿飞轮的位置精确定位和转速精确计算。
一种适用于飞轮转速传感器滤波方法

[发明专利]MTJ器件及其制作方法以及MRAM-CN202111032793.1在审
发明人：毛永吉;叶甜春;罗军;赵杰 -专利权人： 广东省大湾区集成电路与系统应用研究院;澳芯集成电路技术（广东）有限公司
申请日： 2021-09-03 - 公布日： 2021-11-30 - 主分类号： H01L43/08 文献下载
摘要：本发明提供了一种MTJ器件及其制作方法以及MRAM，该MTJ器件包括：衬底；设置在所述衬底上的叠层结构，所述叠层结构具有多层依次层叠的功能层；所述叠层结构包括：第一部分MTJ、第二部分MTJ和第三部分MTJ；所述第一部分MTJ中任一所述功能层的延伸方向与所述第三部分MTJ中同一所述功能层的延伸方向平行，且垂直于所述第二部分MTJ中同一所述功能层的延伸方向；所述第一部分MTJ中任一所述功能层与所述第三部分MTJ中同一所述功能层位于所述第二部分MTJ中同一所述功能层的两侧。应用本发明技术方案，在提高集成度的同时，提高了器件存储性能以及可靠性。
mtj 器件及其制作方法以及 mram

[发明专利]半导体绝缘衬底、晶体管及其制备方法-CN202010722513.9有效
发明人：亨利·H·阿达姆松;王桂磊 -专利权人： 广东省大湾区集成电路与系统应用研究院;中国科学院微电子研究所
申请日： 2020-07-24 - 公布日： 2021-11-30 - 主分类号： H01L21/762 文献下载
摘要：本发明涉及一种半导体绝缘衬底的制备方法、半导体绝缘衬底、晶体管以及晶体管的制备方法。其中，半导体绝缘衬底的制备方法，包括：提供键合基片以及支撑基片；在支撑基片上形成沟道材料层；在沟道材料层上形成钝化层；将键合基片与支撑基片键合以形成键合衬底，键合后沟道材料层以及钝化层位于键合基片与支撑基片之间；将键合衬底自支撑基片一侧减薄至沟道材料层。本申请可以有效提高半导体绝缘衬底以及应用其制备的晶体管的载流子迁移率。
半导体绝缘衬底晶体管及其制备方法

[发明专利]栅氧化层及其制备方法和半导体器件-CN202110774786.2在审
发明人：丁文波;叶甜春;罗军;赵杰;王云 -专利权人： 广东省大湾区集成电路与系统应用研究院;澳芯集成电路技术（广东）有限公司
申请日： 2021-07-08 - 公布日： 2021-11-26 - 主分类号： H01L21/28 文献下载
摘要：本发明涉及半导体集成电路技术领域，特别涉及栅氧化层及其制备方法和半导体器件。所述栅氧化层的制备方法包括以下步骤：获取半导体衬底，所述半导体衬底上具有浅沟槽隔离结构，所述浅沟槽隔离结构隔离出有源区，酸洗；对半导体衬底进行氢气退火处理；采用热氧化方法于氢气退火处理后的半导体衬底上形成栅氧化层。所述栅氧化层的制备方法，能够改善有源区与浅沟槽隔离结构交界转角处栅氧化层偏薄的问题，有利于形成厚度均匀的栅氧化层，进而改善器件提前打开和高漏电的问题。
氧化及其制备方法半导体器件

[发明专利]半导体结构及其制备方法-CN202110959765.8在审
发明人：蒋维;杨展悌;叶甜春;罗军;赵杰 -专利权人： 广东省大湾区集成电路与系统应用研究院;澳芯集成电路技术（广东）有限公司
申请日： 2021-08-20 - 公布日： 2021-11-26 - 主分类号： H01L29/788 文献下载
摘要：本发明涉及一种一种半导体结构，包括：衬底，所述衬底内形成有阱区；浮栅晶体管结构，位于所述衬底上，且覆盖部分所述阱区；体偏压结构，位于所述衬底中，且位于所述晶体管结构的一侧，所述体偏压结构与所述阱区电连接。上述半导体结构，可通过体偏压结构直接向阱区施加正向偏压，以将浮栅中电子吸附至阱区，实现擦除动作；或通过体偏压结构直接向阱区施加负向偏压，以向浮栅中增加电子，实现写入动作。简化了半导体结构，在擦除和写入时更加便捷。
半导体结构及其制备方法

[发明专利]半导体结构及其制备方法-CN202110960407.9在审
发明人：杨展悌;高峰;苏炳熏;叶甜春;罗军;赵杰 -专利权人： 广东省大湾区集成电路与系统应用研究院;澳芯集成电路技术（广东）有限公司
申请日： 2021-08-20 - 公布日： 2021-11-26 - 主分类号： H01L21/336 文献下载
摘要：本发明涉及一种半导体结构及其制备方法。该半导体结构的制备方法包括：提供基底，基底包括衬底、衬底介质层和全耗尽沟道层；其中，基底内形成有阱区；衬底介质层位于衬底上，且覆盖阱区；全耗尽沟道层层位于衬底介质层上；于全耗尽沟道层的上表面形成栅极结构；于全耗尽沟道层的上表面形成源极和漏极，源极与漏极分别位于栅极结构相对的两侧。上述半导体结构的制备方法，通过在阱区和浮栅之间形成全耗尽沟道层，可以减小半导体结构工作时的漏电流；同时，源极和漏极形成于全耗尽沟道层的上表面，源极和漏极的体积更大，与在基底中形成源极和漏极的方案相比，利用上述半导体结构的制备方法可以明显提高所得半导体结构的饱和电流。
半导体结构及其制备方法

[发明专利]一种低边NMOS的驱动电路-CN202110925821.6在审
发明人：王飞;郑鲲鲲 -专利权人： 广东省大湾区集成电路与系统应用研究院
申请日： 2021-08-12 - 公布日： 2021-11-23 - 主分类号： H02M1/08 文献下载
摘要：本发明提供一种低边NMOS的驱动电路，驱动放电模块和驱动充电模块结合，低边NMOS的开关控制信号和低边NMOS的开关阶段，动态调节低边NMOS的栅极电流，以使在低边NMOS处于非米勒平台阶段时，以预设电流进行充电或放电；进而实现低边NMOS为低阻驱动，减小了开关延迟，以及提高了该低边NMOS的抗干扰性。
一种 nmos 驱动电路

[发明专利]一种功率器件的过温检测电路-CN202010433667.6有效
发明人：王飞;王云;郑鲲鲲;郝炳贤;任广辉;薛静;王桂磊;亨利·阿达姆松 -专利权人： 广东省大湾区集成电路与系统应用研究院
申请日： 2020-05-21 - 公布日： 2021-11-23 - 主分类号： G01K7/42 文献下载
摘要：本发明公开了一种功率器件的过温检测电路，属于过温检测电路技术领域，三极管的PN结发射极与场效应管共享一个PGND，相对应的比较电平也对应到同一个电位，场效应管的热能可以通过PGND的金属连线绕过DTI传到三极管的发射极，其次PGND与三极管的B，C端节点在NPN的版图上形成类似于插指电容结构，用于加热NPN的B，C端金属连线，从而加热NPN管，所有以上金属层的面积需要完全覆盖NPN管以实现最佳的热传导。
一种功率器件检测电路