“尚德龙”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果207个，建议您升级VIP下载更多相关专利

[发明专利]一种存储双层权重数据的脉动阵列-CN202210531374.0有效
发明人：乔树山;张默寒;尚德龙;周玉梅 -专利权人：中科南京智能技术研究院
申请日： 2022-05-17 - 公布日： 2022-07-29 - 主分类号： G06N3/063 文献下载
摘要：本发明涉及深度学习技术领域，具体涉及一种存储双层权重数据的脉动阵列，该脉动阵列包括矩阵式排列的脉动阵列单元，各脉动阵列单元均包括输入寄存器、第一权重寄存器、第二权重寄存器、部分和寄存器、乘法器、累加器和二选一选择器；输入寄存器连接乘法器，第一权重寄存器和第二权重寄存器均连接二选一选择器，二选一选择器的输出端连接乘法器，部分和寄存器的输出端连接累加器的第一输入端，乘法器的输出端连接累加器的第二输入端；各行中，输入寄存器的输出端连接下一列输入寄存器的输入端；各列中，第一权重寄存器的输出端连接下一行第一权重寄存器的输入端，第二权重寄存器的输出端连接下一第二权重寄存器的输入端。本发明提高了计算速率。
一种存储双层权重数据脉动阵列

[发明专利]一种基于边缘提取的图像识别方法及系统-CN202210423890.1有效
发明人：王路远;李原超;游恒;尚德龙;周玉梅 -专利权人：中科南京智能技术研究院
申请日： 2022-04-22 - 公布日： 2022-07-19 - 主分类号： G06V10/25 文献下载
摘要：本发明涉及一种基于边缘提取的图像识别方法，属于图像识别技术领域，该方法包括：对待识别图像进行灰度化处理，获得第一灰度图；对第一灰度图进行降噪和平滑处理，获得第二灰度图；对第二灰度图进行边缘检测，获得边缘信息图；对边缘信息图进行二值化处理，获得二值化图像；通过遍历二值化图像确定目标区域的边界框，获得带有边界框的二值化图像；根据带有边界框的二值化图像中边界框对待识别图像进行裁剪，获得裁剪后的图像；利用裁剪后的图像进行图像识别。本发明根据边界框对待识别图像进行裁剪，从而实现低成本、高效率地对感兴趣区域的提取，解决了背景信息过多对图像识别算法性能的不良影响，有助于提高图像识别的精度。
一种基于边缘提取图像识别方法系统

[发明专利]一种分布式位线补偿数模混合存内计算阵列-CN202210436436.X有效
发明人：乔树山;史万武;尚德龙;周玉梅 -专利权人：中科南京智能技术研究院
申请日： 2022-04-25 - 公布日： 2022-07-19 - 主分类号： G11C11/54 文献下载
摘要：本发明涉及存内计算技术领域，特别是涉及一种分布式位线补偿数模混合存内计算阵列，包括：存内计算模块、输出模块、主控模块和输入驱动模块；主控模块分别与输出模块和输入驱动模块连接；存内计算模块包括4簇存内计算子模块，每簇存内计算子模块均包括4组存内计算单元；每组存内计算单元包括32行×8列个阵列分布的存储计算电路；每行存储计算电路并联连接后与输入驱动模块连接；每列存储计算电路串联连接，且每列存储计算电路均串联一个电流镜补偿器，每列存储计算电路通过一个耦合电容与输出模块连接。本发明节省了晶体管数量，消除了读写干扰，修正了多个计算单元的充电与累计电压非线性的问题。
一种分布式补偿数模混合计算阵列

[发明专利]一种电荷泵锁相环-CN202210377733.1在审
发明人：周玉梅;何远慧;乔树山;尚德龙 -专利权人：中科南京智能技术研究院
申请日： 2022-04-12 - 公布日： 2022-07-05 - 主分类号： H03L7/081 文献下载
摘要：本发明涉及一种电荷泵锁相环，属于锁相环电路结构技术领域。本发明提供的电荷泵锁相环，在锁定过程中，采用鉴频鉴相器模块鉴别参考信号和反馈信号间的相位误差，再通过这一相位误差信息控制电荷泵模块的充放电，进而控制输出信号，将输出信号输入至压腔振荡器模块后，实现信号输出频率的控制，进而能够有效加快误差信息对电荷泵充放电的控制，更快调整压腔振荡器模块的输出频率，加速反馈信号和参考信号间相位或者频率的误差消除速度，加速电荷泵锁相环的锁定过程。并且，通过可以通过调整延迟模块和频率检测模块中的延迟信号，能够极大地提高该电荷泵锁相环的灵活性和可配置性，同时节省了功耗，避免了不必要的功耗浪费。
一种电荷泵锁相环

[发明专利]一种带符号的存内计算装置-CN202210406784.2有效
发明人：乔树山;陶皓;尚德龙;周玉梅 -专利权人：中科南京智能技术研究院
申请日： 2022-04-19 - 公布日： 2022-07-05 - 主分类号： G11C7/10 文献下载
摘要：本发明涉及存内计算技术领域，特别是涉及一种带符号的存内计算装置，包括：输入控制模块、位线驱动模块、字线驱动模块、8个乘累加运算模块和8个乘累加读出计算模块；所述乘累加运算模块包括64组存储计算单元，所述存储计算单元包括符号位计算子单元和4个数据位计算子单元；所述符号位计算子单元包括权重符号位存储电路、异或门XOR和非门；所述数据位计算子单元包括权重存储电路、三极管M9、三极管M7和三极管M8。本发明可以有效的避免读写干扰问题，增加计算结果的准确性。
一种符号计算装置

[发明专利]一种多比特输入与多比特权重乘累加的存内计算装置-CN202210436223.7有效
发明人：乔树山;史万武;尚德龙;周玉梅 -专利权人：中科南京智能技术研究院
申请日： 2022-04-25 - 公布日： 2022-07-05 - 主分类号： G06F7/60 文献下载
摘要：本发明涉及一种多比特输入与多比特权重乘累加的存内计算装置，属于存内计算技术领域，包括多个存内计算子装置，各所述存内计算子装置均包括输入转换模块、权重阵列、数字时间转换器和计算单元；所述输入转换模块用于将多比特数字输入值转换为模拟电压；所述权重阵列与所述数字时间转换器连接；所述权重阵列用于提供多比特权重，所述数字时间转换器用于根据所述多比特权重和输入脉冲信号生成加权权重脉冲信号，所述计算单元用于对所述模拟电压和所述加权权重脉冲信号进行乘累加，将多比特数字输入值转换为模拟电压，根据多比特权重和输入脉冲信号生成加权权重脉冲信号，对模拟电压和加权权重脉冲信号进行乘累加，提高了计算速度。
一种比特输入权重累加计算装置

[发明专利]一种乘法计算器-CN202210376312.7有效
发明人：周玉梅;黎涛;乔树山;尚德龙 -专利权人：中科南京智能技术研究院
申请日： 2022-04-12 - 公布日： 2022-07-05 - 主分类号： G11C11/411 文献下载
摘要：本发明涉及一种乘法计算器。该计算器包括7T SRAM存储单元和局部计算单元；所述7T SRAM单元用于存储权重数据；所述局部计算单元在计算模式下从所述7T SRAM单元中获得1bit权重数据，与位线BL/BLB位线非输入的4bit数据进行计算，并将计算结果通过全局位线GBL/全局位线非GBLB输出。本发明能够在提升效率的同时又能控制计算单元的工作状态，减小不必要的能量损失。
一种乘法计算器

[发明专利]一种存内计算单元-CN202210376261.8有效
发明人：乔树山;曹景楠;尚德龙;周玉梅 -专利权人：中科南京智能技术研究院
申请日： 2022-04-12 - 公布日： 2022-07-05 - 主分类号： G11C16/26 文献下载
摘要：本发明涉及一种存内计算单元。该单元包括：输入模块、存储模块以及计算模块；所述输入模块的输入分别与无符号的输入数据以及输入符号位连接，所述输入模块的输出分别与读字线RWL+以及读字线RWL‑连接；所述输入模块用于根据无符号的输入数据以及输入符号位，通过布尔逻辑运算，进行电路的正负输入分离；所述计算单元分别与所述输入模块、所述存储模块以及读位线RBL+和读位线RBL‑连接；所述计算单元用于进行乘法运算；所述存储模块用于存储权重数据。本发明能够实现输入数据IN[i]正负分离以及便于修复权重数据。
一种计算单元

[发明专利]一种神经元膜电位转脉冲序列的方法及系统-CN202210488315.X有效
发明人：曾一诺;尚德龙;周玉梅 -专利权人：中科南京智能技术研究院
申请日： 2022-05-07 - 公布日： 2022-07-05 - 主分类号： G06N3/04 文献下载
摘要：本发明涉及一种神经元膜电位转脉冲序列的方法及系统，属于神经网络控制领域，该方法包括：将生物神经元的膜电位数据转换为脉冲序列，记为第一脉冲序列，根据第一脉冲序列和第二膜电位数据确定硬阈值，并根据硬阈值将生物神经元模型的膜电位数据转换为第二脉冲序列；将第一脉冲序列转换为用时刻表示的第一脉冲时刻集合，将第二脉冲序列转换为用时刻表示的第二脉冲时刻集合；根据第一脉冲时刻集合和第二脉冲时刻集合确定第一脉冲时刻集合中元素和第二脉冲时刻集合中元素的最大误差容忍度；基于第一脉冲时刻集合和第二脉冲时刻集合，确定带有最大误差容忍度的生物神经元模型的脉冲序列。本发明提高了生物神经元模型膜电位转换为脉冲序列的准确性。
一种神经元膜电位脉冲序列方法系统

[发明专利]一种XNOR运算的存算电路-CN202210221011.7有效
发明人：周玉梅;黎涛;乔树山;尚德龙 -专利权人：中科南京智能技术研究院
申请日： 2022-03-09 - 公布日： 2022-06-17 - 主分类号： G06F7/57 文献下载
摘要：本发明涉及一种XNOR运算的存算电路，其特征在于，包括存储单元和计算单元；存储单元包括6T‑SRAM存储单元、管P3、管P4、管P5、管P6、管P7、管P8、管N5、管N6、字线WL、读位线RBL和读字线RWL；通过管P3、管P4、管P5和管P6读取6T‑SRAM存储单元中的权重值，减少漏电流对读取结果的影响，并通过在每个存储单元中增加两个控制权重读取的晶体管开关，以实现拓展至存‑算单元阵列的XNOR运算时，只进行单一存‑算单元的XNOR运算。本发明提高了输出XNOR运算值的准确性。
一种 xnor 运算电路

[发明专利]一种单比特差分SRAM存算一体阵列及装置-CN202210277264.6在审
发明人：乔树山;史万武;尚德龙;周玉梅 -专利权人：中科南京智能技术研究院
申请日： 2022-03-21 - 公布日： 2022-06-14 - 主分类号： G11C11/41 文献下载
摘要：本发明涉及一种单比特差分SRAM存算一体阵列及装置，阵列包括：多个存算一体单元、第一电容和第二电容；各存算一体单元均包括：6T‑SRAM存储单元、第一反相器、第二反相器、晶体管TL3和晶体管TR3；第一反相器分别与存储单元和TL3的漏极连接，TL3的栅极用于输入数据IN，TL3的源极与第一电容的一端连接，第一电容的另一端接地；第二反相器分别与存储单元和TR3的漏极连接，TR3的栅极用于输入数据IN，TR3的源极与第二电容的一端连接，第二电容的另一端接地。本发明存算一体阵列在计算过程中对一整列存算一体单元同时计算，对权重值无影响，此解耦合操作完全消除了读写干扰。
一种比特 sram 一体阵列装置

[发明专利]一种轻量级人脸识别方法及系统-CN202210447590.7在审
发明人：李原超;李威君;王路远;游恒;尚德龙;周玉梅 -专利权人：中科南京智能技术研究院
申请日： 2022-04-25 - 公布日： 2022-05-27 - 主分类号： G06V40/16 文献下载
摘要：本发明涉及一种轻量级人脸识别方法及系统。该方法包括根据人脸图像，采用训练好的轻量级人脸识别模型，确定识别结果；训练好的轻量级人脸识别模型包括：权值共享卷积模块、动态特征提取模块、瓶颈层及动态瓶颈层；权值共享卷积模块对人脸识别模型中所有卷积层以及深度卷积层进行优化；动态特征提取模块包括：注意力模块和并行聚合卷积模块；动态特征提取模块在训练好的轻量级人脸识别模型中交替使用；瓶颈层中的卷积层均利用所述权值共享卷积模块进行优化；动态瓶颈层中的卷积层利用权值共享卷积模块以及动态特征提取模块进行联合嵌套优化。本发明在保证识别精度的基础上，提高识别速度，减少计算成本。
一种轻量级识别方法系统

[发明专利]一种多比特乘累加运算单元及存内计算装置-CN202210062863.6有效
发明人：乔树山;陶皓;尚德龙;周玉梅 -专利权人：中科南京智能技术研究院
申请日： 2022-01-20 - 公布日： 2022-05-27 - 主分类号： G06F7/523 文献下载
摘要：本发明涉及一种多比特乘累加运算单元和存内计算装置，多比特乘累加运算单元包括：M列存内计算单元；每列所述存内计算单元包括N个存内计算子单元；各所述存内计算子单元均包括6T‑SRAM存储单元、开关管M7和开关管M8；开关管M7的第一端与存储单元连接，开关管M7的第二端与公共端连接，开关管M7的第三端与开关管M8的第二端连接，开关管M8的第一端用于输入脉冲信号，开关管M8的第三端用于输出读位线信号。本发明在乘累加操作中，通过额外增加开关管M7和M8，进而避免了读写干扰的影响。
一种比特累加运算单元计算装置

[发明专利]一种脉冲宽度扩展电路-CN202210062905.6有效
发明人：游恒;乔树山;尚德龙;周玉梅 -专利权人：中科南京智能技术研究院
申请日： 2022-01-20 - 公布日： 2022-05-27 - 主分类号： H03K5/04 文献下载
摘要：本发明涉及一种脉冲宽度扩展电路，包括：第一开关管、第二开关管、第三开关管、第四开关管和N个负载单元；第一开关管的第一端、第二开关管的第一端输入控制信号，第一开关管的第二端接电源，第一开关管的第三端和所述第二开关管的第二端连接，所述第二开关管的第三端接地，各负载单元的一端分别与连接点N1连接，各负载单元的另一端接地，第三开关管的第二端与连接点N1连接，第三开关管的第一端、第四开关管的第一端输入控制信号，第三开关管的第三端与所述第四开关管的第二端连接，第四开关管的第三端接地。本发明将公开的脉冲宽度扩展电路插在级联的存内计算单元之间，能够有效解决存内计算中的脉冲宽度失真问题。
一种脉冲宽度扩展电路

[发明专利]一种复用权重的存算一体电路-CN202111535413.6有效
发明人：乔树山;史万武;尚德龙;周玉梅 -专利权人：中科南京智能技术研究院
申请日： 2021-12-16 - 公布日： 2022-05-27 - 主分类号： G11C11/418 文献下载
摘要：本发明涉及一种复用权重的存算一体电路，其特征在于，包括：SRAM计算单元阵列；各SRAM计算单元包括存储单元、管T1、管T2、管T3和管T4，计算子模块包括管TN1、管TN2、管TP1、管TP2、耦合电容C1和耦合电容C2，管T1的栅极和管T3的栅极均连接存储单元的第一权重存储点，管T2的栅极和管T4的栅极均连接存储单元的第二权重存储点；耦合电容C1用于实现反输入端的输入与对应第一权重存储点的权重值的同或计算，耦合电容C2用于实现输入端的输入与对应第一权重存储点的权重值的同或计算。本发明提高了存储单元权重的利用率同时降低了权重的读写干扰。
一种权重一体电路

首页
«上一页
1
2
3
4
5
6
7
8
9
10
11
12
13
14
下一页»
尾页
共 207 条