“季益静”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果8个，建议您升级VIP下载更多相关专利

[发明专利]SIC MOSFET器件的制备方法-CN202111336567.2有效
发明人： 季益静;吴贤勇;刘峰松 -专利权人：上海积塔半导体有限公司
申请日： 2021-11-12 - 公布日： 2023-08-18 - 主分类号： H01L21/336 文献下载
摘要：本发明提供一种SIC MOSFET器件的制备方法，包括步骤：提供SIC基底，于SIC基底上形成若干间隔设置的第一导电类型的阱区、第一导电类型的第一有源区和第二导电类型的第二有源区；于位于阱区之间的基底表面或基底内形成栅氧化层、栅导电层，形成覆盖栅导电层的栅介质层；形成第一有源区金属层和第二有源区金属层；对第一有源区金属层和第二有源区金属层进行不同温度的退火以分别形成第一欧姆接触和第二欧姆接触。本发明在制备SIC MOSET器件的过程中，对N型区金属层和P型区金属层退火时采取不同的退火温度，使得N型和P型区各自可在不同的最优退火温度进行退火，从而使P型欧姆接触区和N型欧姆接触区均可得到最优的接触电阻率，有助于提高器件性能。
sic mosfet 器件制备方法

[发明专利]半导体结构及其制备方法-CN202211577808.7在审
发明人：吴贤勇;季益静 -专利权人：上海积塔半导体有限公司
申请日： 2022-12-05 - 公布日： 2023-03-21 - 主分类号： H01L29/423 文献下载
摘要：本发明涉及一种半导体结构及其制备方法。所述半导体结构包括：衬底；外延层，位于衬底之上；外延层内具有至少两个阱区，各阱区之间设有结型场效应晶体管区；栅极结构，栅极结构位于外延层之上，各阱区位于栅极结构的两侧；栅极结构内形成有第一通孔，第一通孔暴露出结型场效应晶体管区的表面，第一通孔将栅极结构分隔为第一栅极结构以及第二栅极结构；欧姆接触金属，分别位于栅极结构的两侧；肖特基接触金属，肖特基接触金属位于第一通孔内，与结型场效应晶体管区接触设置，肖特基接触金属的两侧分别与第一栅极结构以及第二栅极结构接触设置。本结构能够在降低反向导通电压的同时避免增加SiC MOSFET的正向导通电阻。
半导体结构及其制备方法

[发明专利]一种碳化硅MOSFET结构及其制造方法-CN202211485204.X在审
发明人： 季益静 -专利权人：上海积塔半导体有限公司
申请日： 2022-11-24 - 公布日： 2023-03-21 - 主分类号： H01L29/78 文献下载
摘要：本发明提供一种碳化硅MOSFET结构及其制造方法，在碳化硅MOSFET结构中，通过在碳化硅外延层中，在所述P‑well区的正下方形成超薄的高掺杂N+Buffer区或者深能级杂质或者SiO2阻挡层，复合或捕获体二极管的少数载流子注入，从而缩短少数载流子的寿命，使得少数载流子无法进入所述高掺杂的N+缓冲区下方的所述碳化硅外延层，避免激活碳化硅外延层的基平面位错缺陷，进而降低由于基平面位错缺陷引起的双极型退化的风险，提高碳化硅MOSFET的反向导通可靠性，同时在一定程度上降低碳化硅MOSFET模块的制造成本。
一种碳化硅 mosfet 结构及其制造方法

[发明专利]一种半导体器件结构及其制备方法-CN202211549207.5在审
发明人： 季益静 -专利权人：上海积塔半导体有限公司
申请日： 2022-12-05 - 公布日： 2023-03-14 - 主分类号： H01L29/423 文献下载
摘要：本申请提供了一种半导体器件结构及其制备方法，包括：提供半导体基底，于半导体基底内形成的阱区和有源区；于阱区之间的半导体基底上形成栅隔离层、多晶硅层和栅绝缘层组成的栅极结构，以及于栅极结构两侧的阱区表面形成第二金属层，其中，栅隔离层内还包括与半导体基底表面形成肖特基接触的第一金属层。本申请在栅极结构的基础上，于栅隔离层内引入第一金属层，利用第一金属层与阱区之间的半导体基底表面形成肖特基接触，进而降低半导体器件结构的正向开启压降和反向恢复时间，限制了反向漏电流的产生，同时还降低了元胞间的宽度，进一步提高器件性能。
一种半导体器件结构及其制备方法

[发明专利]半导体结构及其制备方法-CN202210823509.0在审
发明人：吴贤勇;季益静;张文亚 -专利权人：上海积塔半导体有限公司
申请日： 2022-07-14 - 公布日： 2022-10-11 - 主分类号： H01L21/311 文献下载
摘要：本申请涉及一种半导体结构及其制备方法。该半导体结构的制备方法包括：提供衬底；衬底的表面形成有外延层；形成初始沟槽；初始沟槽位于外延层内；形成保护介质层；保护介质层位于初始沟槽的底部及外延层远离衬底的表面，并暴露出初始沟槽的顶部拐角及侧壁；对初始沟槽的顶部拐角及侧壁进行修复处理，以得到目标沟槽。本申请提供的半导体结构的制备方法，能够准确地定义出修复处理的工艺窗口，还可以防止在对初始沟槽进行修复处理的过程中，初始沟槽的底部及外延层远离衬底的表面出现凹坑；并且，顶部拐角也能够被修复处理，从而形成比较圆滑的形貌。
半导体结构及其制备方法

[发明专利]碳化硅沟槽的刻蚀方法及碳化硅器件的制备方法-CN202210179553.2在审
发明人：贺艺舒;季益静;吴贤勇 -专利权人：上海积塔半导体有限公司
申请日： 2022-02-25 - 公布日： 2022-05-27 - 主分类号： H01L21/04 文献下载
摘要：本发明提供一种碳化硅沟槽的刻蚀方法及碳化硅器件的制备方法，刻蚀方法包括：于碳化硅衬底上形成第一介质层；于第一介质层上形成第二介质层；于第二介质层上形成光刻胶图形；基于光刻胶图形刻蚀第二介质层，刻蚀停止在第一介质层表面，以形成窗口；去除光刻胶图形，通过窗口湿法刻蚀第一介质层，以去除窗口中的第一介质层，湿法刻蚀同时去除窗口侧壁的粗糙结构以降低窗口侧壁的粗糙度；以第一介质层和第二介质层为掩膜，刻蚀碳化硅衬底以形成沟槽；去除第一介质层和第二介质层并对沟槽进行损伤修复处理。本发明可以有效降低碳化硅沟槽的表面粗糙度，提升碳化硅器件的沟槽栅氧层质量，大大地降低沟槽粗糙度对沟道载流子迁移率的影响。
碳化硅沟槽刻蚀方法器件制备

[发明专利]碳化硅半导体器件制备方法、碳化硅半导体器件及其应用-CN202111451571.3在审
发明人： 季益静;吴贤勇;贺艺舒 -专利权人：上海积塔半导体有限公司
申请日： 2021-11-30 - 公布日： 2022-03-08 - 主分类号： H01L21/336 文献下载
摘要：本发明公开了一种碳化硅半导体器件制备方法、碳化硅半导体器件及其应用，在碳化硅基底层的一侧形成第一掩膜层，进行第一次注入形成阱区，其中，碳化硅基底层为第一导电类型，阱区为第二导电类型，第一导电类型与第二导电类型的导电类型相反，第一掩膜层的厚度为0.1μm～10μm；向阱区进行第二次注入第一导电类型的材料，形成第一源区，其中，注入时与法线的角度为10°～70°。上述碳化硅半导体器件制备方法通过调整掩膜层厚度及注入角度的方法形成所需宽度短沟道，掩膜层的厚度以及注入角度的控制均可以通过设备的工艺参数精确控制，即所需沟道长度可以通过调节工艺参数实现可控，可以提高制备所需沟道碳化硅半导体器件的可控性以及稳定性。
碳化硅半导体器件制备方法及其应用

[发明专利]混合PiN结肖特基二极管及其P型欧姆接触的制备方法-CN202110976642.5在审
发明人： 季益静;吴贤勇;刘峰松 -专利权人：上海积塔半导体有限公司
申请日： 2021-08-24 - 公布日： 2021-11-19 - 主分类号： H01L21/329 文献下载
摘要：本发明提供一种混合PiN结肖特基二极管及其P型欧姆接触的制备方法，该制备方法包括：提供叠层结构，由下向上依次包括N+衬底层及N‑外延层，N‑外延层包括有源区，有源区形成有至少一个P+离子注入区；于叠层结构表面沉积防护掩膜层；采用光刻刻蚀工艺刻蚀防护掩膜层，形成至少一个刻蚀窗口，刻蚀窗口仅显露与其对应的P+离子注入区；于上述结构的表面沉积金属层并对该金属层进行欧姆接触退火；去除防护掩膜层及防护掩膜层上的金属层。通过形成图形化防护掩膜层，在欧姆接触退火过程中，其可有效防止金属层熔融侧向流动至P+离子注入区之外的区域，所以不需要额外制备大面积的P+离子注入区，从而不需要牺牲正向导通面积；且工艺简单便于控制。
混合 pin 结肖特基二极管及其欧姆接触制备方法

1
共 8 条