“吴亭莹”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果16个，建议您升级VIP下载更多相关专利

[发明专利]对系统进行模拟的方法及相关的电子装置-CN202210136576.5在审
发明人：王世宏;杜佳霖;吴亭莹 -专利权人：瑞昱半导体股份有限公司
申请日： 2022-02-15 - 公布日： 2023-08-25 - 主分类号： G06F30/367 文献下载
摘要：本发明公开了一种电子装置，其包括存储元件以及处理器。该存储元件包括程序代码以及数据库，其中该数据库包括多种印刷电路板及封装的组合以及多个通道模型。该处理器耦接至该存储元件，用于执行该程序代码以进行以下操作：从该数据库中获取该多种印刷电路板及封装的组合中的第一组合；从该数据库中获取该多个通道模型中的第一通道模型，其中该第一通道模型根据该第一组合所产生；确定第一晶粒信息；以及根据该第一通道模型以及该第一晶粒信息来进行模拟，以产生系统的电源供应网络的特性以及压降。
系统进行模拟方法相关电子装置

[发明专利]布局方法与相关非暂态计算机可读介质-CN202111641782.3在审
发明人：沈泽旻;吴亭莹 -专利权人：瑞昱半导体股份有限公司
申请日： 2021-12-29 - 公布日： 2023-07-11 - 主分类号： G06F30/392 文献下载
摘要：本公开涉及一种布局方法与相关非暂态计算机可读介质。一种布局方法用以设计电路系统中的源电路与目的地电路间的桥接电路的布局。布局方法包含：将桥接电路依物理结构属性分类为多个子区块；从数据库中得到对应该多个子区块的多个预设区块模型单元；通过多个参数设定该多个预设区块模型单元以得到多个子区块模型；利用电磁模拟软件，分别从该多个子区块模型提取出多个电气模型；级联该多个电气模型以得到整体电气模型；利用电路模拟软件，评估整体电气模型是否符合电路系统对桥接电路的规格需求；以及若整体电气模型符合规格需求，则根据该多个子区块模型取得布局规则。
布局方法相关非暂态计算机可读介质

[发明专利]电子装置-CN202211127947.X在审
发明人：沈铃洁;李泱叡;吴亭莹 -专利权人：群创光电股份有限公司
申请日： 2022-09-16 - 公布日： 2023-06-27 - 主分类号： G02B5/02 文献下载
摘要：本揭露提供一种电子装置。电子装置包括基板、发光单元以及第一扩散元件。发光单元设置于基板上。第一扩散元件设置于发光单元上且包括第一表面。第一表面具有多个第一微结构单体。多个第一微结构单体于第一方向与第二方向排列，且第一方向不同于第二方向。本揭露实施例的电子装置可改善画面有颗粒感的问题或可提升视效品味。
电子装置

[发明专利]电子系统测试方法-CN202111334735.4在审
发明人：蔡涵昀;王世宏;吴亭莹 -专利权人：瑞昱半导体股份有限公司
申请日： 2021-11-11 - 公布日： 2023-05-12 - 主分类号： G01R31/00 文献下载
摘要：本申请公开了一种电子系统测试方法，用以测试一目标电子系统，包含：(a)依据包含多个测试波形的一测试波形组合，对该目标电子系统的一主信号路径输入一主测试波形，并同时对该目标电子系统的至少一副信号路径分别输入一副测试波形；(b)得到与该步骤(a)相对应的一结果波形；(c)改变该主测试波形或该副测试波形，并重复该步骤(a)与该步骤(b)多次直到该测试波形组合的所有该测试波形都测试完毕而得到多个结果波形后，根据该些结果波形判断该测试波形组合的一组合等级。
电子系统测试方法

[发明专利]电子封装结构及其晶片-CN201910558567.3有效
发明人： 吴亭莹;黄建祥;罗钦元;张志伟 -专利权人：瑞昱半导体股份有限公司
申请日： 2019-06-26 - 公布日： 2022-11-22 - 主分类号： H01L23/552 文献下载
摘要：本发明公开一种电子封装结构及其晶片。电子封装结构包括基板、晶片、多条信号线以及核心接地线。晶片设置于基板上，并电性连接于基板。晶片的顶面设有一核心线路区以及一输入输出焊垫区。输入输出焊垫区位于核心线路区与晶片的一边缘之间。晶片包括多个信号焊垫以及核心接地垫。多个信号焊垫设置在输入输出焊垫区，而核心接地垫靠近其中一信号焊垫，而设置在核心线路区内。多条信号线分别连接于多个信号焊垫。核心接地线连接于核心接地垫，并邻近于其中一信号线，以提供屏蔽。
电子封装结构及其晶片

[发明专利]电源线结构-CN202110703611.2在审
发明人：黄俊铭;吴瑞北;王世宏;吴亭莹;黄铭崇 -专利权人：瑞昱半导体股份有限公司
申请日： 2021-06-24 - 公布日： 2022-09-30 - 主分类号： H01L23/50 文献下载
摘要：一种电源线结构包含一介电层、一第一导电部件、一第二导电部件以及一第三导电部件。第一导电部件设置于介电层的一第一侧。第二导电部件设置于介电层的第一侧。第三导电部件设置于介电层的第一侧且位于第一导电部件与第二导电部件之间。第一导电部件以及该第二导电部件的电压为一地电压。第三导电部件用以接收一第一电源电压。
电源线结构

[发明专利]用来进行存储器校准的方法、系统级芯片集成电路以及非暂态计算机可读取媒体-CN202110619272.X在审
发明人：谢泽毅;吴亭莹;吴舒旻 -专利权人：瑞昱半导体股份有限公司
申请日： 2021-06-03 - 公布日： 2022-07-22 - 主分类号： G11C29/02 文献下载
摘要：本发明涉及一种用来进行存储器校准的方法及系统级芯片集成电路。其中，该方法可包括：在一上电及初始化阶段中，控制该系统级芯片集成电路中的一物理层电路通过一焊垫组施加电源至一存储器，且对该存储器进行初始化；在一阻抗校准相关的阶段中，触发该存储器进行关于一组数据引脚的阻抗校准；在至少一后续阶段中，在进行针对读取的校准以及针对写入的校准中的任一校准的期间，进行对应于一预定遮罩上的一组测试点的数据存取测试，其中该预定遮罩相对于一数据眼是可移动的；以及依据该数据存取测试是否成功，选择性地结束该任一校准。
用来进行存储器校准方法系统芯片集成电路以及非暂态计算机读取媒体

[发明专利]二极管的表面损坏控制-CN202210041511.2在审
发明人： 吴亭莹;陈永祥;叶玉隆;陈彦秀;陈威良;何盈苍 -专利权人：台湾积体电路制造股份有限公司
申请日： 2022-01-14 - 公布日： 2022-05-20 - 主分类号： H01L29/06 文献下载
摘要：本公开总体涉及二极管的表面损坏控制。公开了一种半导体器件及其形成方法。该半导体器件包括衬底、设置在衬底内的第一阱区域、设置为与第一阱区域相邻并且在衬底内的第二阱区域、以及设置在第一阱区域内的阱区域阵列。第一阱区域包括第一类型掺杂剂，第二阱区域包括不同于第一类型掺杂剂的第二类型掺杂剂，并且阱区域阵列包括第二类型掺杂剂。该半导体器件还包括设置在阱区域阵列上并且在衬底内的金属硅化物层、设置在金属硅化物层上并且在衬底内的金属硅化物氮化物层、以及设置在金属硅化物氮化物层上的接触件结构。
二极管表面损坏控制

[发明专利]存储器装置-CN201811066488.2有效
发明人：罗钦元;吴亭莹;罗新慧;庄南卿 -专利权人：瑞昱半导体股份有限公司
申请日： 2018-09-10 - 公布日： 2022-01-25 - 主分类号： G11C7/22 文献下载
摘要：一种存储器装置，包括：驱动芯片、分压电阻、至少两个杂讯抑制电阻以及至少三个存储器单元。分压电阻一端电性耦接于电压源，另一端通过连接路径的终端电性耦接于驱动芯片。其中的一个存储器单元通过连接路径的终端电性耦接于分压电阻及驱动芯片，且至少两个存储器单元分别通过一个杂讯抑制电阻电性耦接至连接路径上，以进一步电性耦接于驱动芯片。
存储器装置

[发明专利]双电容底滤波器的设计方法与双电容底滤波器-CN201810183245.0有效
发明人：陈柏均;吴瑞北;吴亭莹;王文山;周格至 -专利权人：瑞昱半导体股份有限公司
申请日： 2018-03-06 - 公布日： 2021-10-29 - 主分类号： H03H7/01 文献下载
摘要：本发明公开了一种双电容底滤波器的设计方法，其一实施例包含下列步骤：决定一参考频率f1与一比例FBW，其中f1位于一滤波频宽的一部分内，FBW是该部分与该滤波频宽的比例；依据f1与FBW选择一第一电容与一第二电容，其中该第一电容的一共振频率fc1等于f1×(1‑N×FBW)，该第二电容的一共振频率fc2等于f1×(1+M×FBW)，该N与该M的每一个为一不大于1的正数；以及依据fc1与一信号传输速度来决定一第一传输线的长度，并依据fc2与该信号传输速度来决定一第二传输线的长度，其中该第一电容耦接于该第一传输线的中央与一接地端之间，该第二电容耦接于该第二传输线的中央与该接地端之间，且该第一传输线与该第二传输线是以串联方式连接。
电容滤波器设计方法

[发明专利]镀覆膜以及镀覆工具-CN202010965920.2在审
发明人：陈永祥;吕宏三;吴亭莹;庄字周;叶玉隆 -专利权人：台湾积体电路制造股份有限公司
申请日： 2020-09-15 - 公布日： 2021-08-17 - 主分类号： C25D7/12 文献下载
摘要：一种镀覆膜包括：支撑结构，从喷嘴沿径向向外延伸，喷嘴用于朝晶片引导镀覆溶液的流。镀覆膜还包括：框架，由支撑结构支撑，具有从喷嘴向外成斜角的内壁。内壁相对于喷嘴的向外角度以如下方式引导来自喷嘴的镀覆溶液的流：增大朝晶片的镀覆溶液的流的均匀性；减少朝镀覆膜的中心向内重新引导的镀覆溶液的量；减少晶片的沟槽(例如，高纵横比沟槽)中的镀覆材料空隙；和/或类似方式。
镀覆以及工具

[发明专利]电磁能隙结构装置-CN201911311571.6在审
发明人：谢欣展;吴瑞北;王世宏;吴亭莹 -专利权人：瑞昱半导体股份有限公司
申请日： 2019-12-18 - 公布日： 2021-06-22 - 主分类号： H05K1/02 文献下载
摘要：一种电磁能隙结构装置，包含一第一导体层，设有至少一第一槽，每一该至少一第一槽中分别设置一导体平面单元，每一该导体平面单元分别耦接于一第一导通柱；以及一第二导体层，平行于该第一导体层，该第二导体层挖设一第二槽，该第二槽中设置至少一传输线平面单元，其中每一该至少一传输线平面单元分别通过一第二导通柱耦接于该第一导体层，且每一该第一导通柱皆耦接于该第二导体层。
磁能结构装置

[发明专利]电子封装构件以及电路布局结构-CN201710833412.7有效
发明人： 吴亭莹;罗钦元;罗新慧 -专利权人：瑞昱半导体股份有限公司
申请日： 2017-09-15 - 公布日： 2020-09-08 - 主分类号： H01L23/528 文献下载
摘要：本发明公开一种电子封装构件以及电路布局结构。电子封装构件具有对应一配置点阵列设置的多个接地焊球以及多个信号焊球。配置点阵列包括用以承载接地焊球的多个接地配置点、用以承载信号焊球的多个信号配置点以及多个空位配置点。配置点阵列由多个所述接地配置点、多个所述信号配置点以及多个所述空位配置点排列成沿着一第一方向的m列以及沿着一第二方向的n行，位于配置点阵列的最外侧的第1行或者第1列中的多个接地配置点与多个空位配置点交替设置。
电子封装构件以及电路布局结构

[发明专利]应用于存储器系统的电路与相关方法-CN201810239179.4在审
发明人：邱致嘉;吴瑞北;吴亭莹;王文山;周格至 -专利权人：瑞昱半导体股份有限公司
申请日： 2018-03-22 - 公布日： 2019-04-02 - 主分类号： G11C5/06 文献下载
摘要：一种应用于一存储器系统的电路，该系统包含多个存储器。该电路包含多个串联连接的连接线，每一连接线具有一第一端以及一第二端，该第二端耦接至该多个存储器的其中之一存储器的一端点，该多个连接线中的一第一连接线的一等效阻抗与该多个连接线中的一第二连接线的一等效阻抗不同，且该第一连接线与该第二连接线为串联连接。
连接线存储器存储器系统电路阻抗第一端耦接应用

[发明专利]形成于印刷电路板上的球栅阵列-CN201510273783.5有效
发明人： 吴亭莹;吴政麟;罗钦元;王文山 -专利权人：瑞昱半导体股份有限公司
申请日： 2015-05-26 - 公布日： 2018-12-04 - 主分类号： H01L23/498 文献下载
摘要：本发明实施例提供一种形成于印刷电路板上的球栅阵列。球栅阵列包括第一锡球模块与第二锡球模块。第一锡球模块包含多个第一锡球，其中，多个第一锡球中的一个第一锡球接地以屏蔽多个第一锡球中的两个第一锡球，并且多个第一锡球中的一个第一锡球浮接。第二锡球模块包含多个第二锡球，其中，多个第二锡球中的两个第二锡球接地并且接地的两个第二锡球其中之一穿过在印刷电路板的导通孔来屏蔽多个第一锡球中的两个第一锡球。
形成印刷电路板阵列

1
2
下一页»
尾页
共 16 条