“何乃龙”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果71个，建议您升级VIP下载更多相关专利

[发明专利]一种高压集成功率半导体器件及其制造方法-CN202210447055.1有效
发明人：章文通;唐宁;张科;刘雨婷;乔明;何乃龙;张森;李肇基;张波 -专利权人：电子科技大学;无锡华润上华科技有限公司
申请日： 2022-04-26 - 公布日： 2023-10-27 - 主分类号： H01L29/06 文献下载
摘要：本发明提供一种高压集成横向半导体器件及其制造方法，包括：第一导电类型半导体衬底、第一导电类型阱区、第一导电类型半导体接触区、第二导电类型漂移区、第二导电类型阱区、第二导电类型半导体接触区、第二导电类型埋层、第一介质层、第二介质氧化层、第三介质氧化层、多晶硅栅电极，第二导电类型埋层位于衬底内，通过刻槽注入后扩散推结形成，所刻槽采用介质填充；所述第二导电类型埋层在关态时在器件体内引入电场峰，增加器件的纵向耐压。
一种高压集成功率半导体器件及其制造方法

[发明专利]一种全隔离衬底耐压功率半导体器件及其制造方法-CN202210447123.4有效
发明人：章文通;张科;唐宁;田丰润;乔明;何乃龙;张森;李肇基;张波 -专利权人：电子科技大学
申请日： 2022-04-26 - 公布日： 2023-10-03 - 主分类号： H01L29/40 文献下载
摘要：本发明提供一种全隔离衬底耐压功率半导体器件及其制造方法，包括第一导电类型衬底，第一导电类型阱区，第一导电类型重掺杂区，第二导电类型漂移区，第二导电类型阱区，第二导电类型源端重掺杂发射区，第二导电类型漏端重掺杂集电区，第二导电类型掺杂岛，纵向介质氧化层和纵向多晶硅电极构成纵向浮空场板分布在整个第二导电类型漂移区中，纵向多晶硅电极穿通埋氧层深入第二导电类型掺杂岛内，还包括介质氧化层形成场氧化层和栅氧化层，介质氧化层形成埋氧层，第二导电类型多晶硅栅电极，纵向场板金属，源端金属，漏端金属。本发明在关态时，通过纵向电极深入第二导电类型掺杂岛，将横向高压引入衬底反向PN结，使衬底参与耐压，提高器件耐压。
一种隔离衬底耐压功率半导体器件及其制造方法

[发明专利]半导体器件及其制造方法-CN202210277578.6在审
发明人： 何乃龙;张森;赵景川 -专利权人：无锡华润上华科技有限公司
申请日： 2022-03-21 - 公布日： 2023-09-29 - 主分类号： H01L21/329 文献下载
摘要：本发明涉及一种半导体器件及其制造方法，所述方法包括：获取形成有第二导电类型区域的晶圆；通过光刻使光刻胶露出注入窗口；通过离子注入向所述注入窗口下方的所述第二导电类型区域中注入第二导电类型的离子，形成第二导电类型的埋层；对所述光刻胶进行回刻，所述光刻胶被去除一定厚度从而所述注入窗口扩大；通过离子注入向扩大后的注入窗口下方的所述第二导电类型区域中注入第一导电类型的离子，形成第一导电类型掺杂区；所述埋层位于所述第一导电类型掺杂区下方。本发明无需使用额外的光刻版即可形成齐纳二极管的第一导电类型掺杂区，且第一导电类型掺杂区的注入工艺参数可以独立设定，易于满足齐纳二极管的性能需求。
半导体器件及其制造方法

[发明专利]一种基于NB-IOT的室内灯具组合调控系统及方法-CN201911387803.6有效
发明人： 何乃龙;郦光选;张宇宁 -专利权人：南京东晖光电有限公司
申请日： 2019-12-30 - 公布日： 2023-09-08 - 主分类号： H05B47/11 文献下载
摘要：本发明涉及一种基于NB‑IOT的室内灯具组合亮度调控系统及方法，其中系统包括多个图像采集节点多个灯具亮度控制节点、基站和云服务器。多个图像采集节点安装在教室上方不同位置，分多路采集教室内照度分布数据并通过基站将数据传输至云服务器，云服务器融合多路照度分布数据后运算处理输出控制信号并经基站传输至相应的灯具亮度控制节点，每个灯具亮度控制节点对应连接一路灯具，对灯具的亮度进行控制。本发明的每个节点设备可直接通过NB‑IOT通信入网，不需额外的汇聚网关，减少了设备成本，部署方便；同时采用多个图像采集节点协作采集室内照度信息，同时解决了有人场景下的遮挡问题，系统具有更强的鲁棒性，实现智能化管控。
一种基于 nb iot 室内灯具组合调控系统方法

[发明专利]P型横向扩散金属氧化物半导体器件及其制造方法-CN202210181654.3在审
发明人：张龙;何乃龙;崔永久;张森;王肖娜;林峰;马杰;刘斯扬;孙伟锋 -专利权人：东南大学;无锡华润上华科技有限公司
申请日： 2022-02-25 - 公布日： 2023-09-05 - 主分类号： H01L21/336 文献下载
摘要：本发明涉及一种P型横向扩散金属氧化物半导体器件及其制造方法，所述方法包括：获取基底；图案化掩膜层，形成至少两个注入窗口；通过各注入窗口进行N型离子注入，在P型区内形成高压N阱掺杂区和低压N阱掺杂区；在各注入窗口表面形成氧化层；去除掩膜层；向P型区进行P型离子普注，在氧化层处P型离子的注入被阻挡；通过热退火使注入的P型离子扩散形成漂移区和P型阱区。本发明图案化的掩膜层形成分段的注入窗口，注入N型离子后通过在注入窗口表面覆盖氧化层，后续注入P型离子时该氧化层作为注入的阻挡层，因此P型离子注入无需单独准备一块光刻版，有效地简化了PLDMOS器件的制造工艺，使其能与NLDMOS的制造工艺兼容。
横向扩散金属氧化物半导体器件及其制造方法

[发明专利]隔离变压器及其制造方法、半导体器件-CN202210099569.2在审
发明人：赵景川;何乃龙;张森;张华刚;邵红;许杰 -专利权人：无锡华润上华科技有限公司
申请日： 2022-01-27 - 公布日： 2023-08-08 - 主分类号： H01L23/64 文献下载
摘要：本发明涉及一种隔离变压器及其制造方法、半导体器件，所述隔离变压器包括：第一金属层，包括第一金属图案和第二金属图案；第二金属层，包括第三金属图案和第四金属图案；介质层，设于第一金属层和第二金属层之间；第一金属图案和第三金属图案之间的介质层设有第一通孔，第一通孔中设有导电材料；第二金属图案和第四金属图案之间的介质层设有第二通孔，第二通孔中设有导电材料；第一金属图案和第三金属图案作为隔离变压器的初级线圈，第二金属图案和第四金属图案作为隔离变压器的次级线圈。本发明初级线圈和次级线圈既可以同一平面互相耦合，也可以纵向耦合，提升电流信号传递强度，大大增强了线圈的耦合系数。
隔离变压器及其制造方法半导体器件

[发明专利]电容器结构及其制造方法、半导体器件-CN202111654661.2在审
发明人：赵景川;何乃龙;张森;周俊芳;邵红;许杰;王浩;朱文明 -专利权人：无锡华润上华科技有限公司
申请日： 2021-12-30 - 公布日： 2023-07-14 - 主分类号： H01L23/522 文献下载
摘要：本发明涉及一种电容器结构及其制造方法、半导体器件，所述电容器结构包括：第一金属层，包括第一金属图案和第二金属图案；第二金属层，包括第三金属图案和第四金属图案；介质层，设于第一金属层和第二金属层之间；第一金属图案和第三金属图案之间的介质层设有第一通孔，第一通孔中设有导电材料从而电性连接第一金属图案和第三金属图案；第二金属图案和第四金属图案之间的介质层设有第二通孔，第二通孔中设有导电材料从而电性连接第二金属图案和第四金属图案，第一通孔中的导电材料作为电容器的一个极板、第二通孔中的导电材料作为电容器的另一个极板。本发明将两个金属层之间的通孔的导电材料作为电容器的上下极板，电容器易于实现高耐压。
电容器结构及其制造方法半导体器件

[发明专利]LDMOS器件的制备方法及LDMOS器件-CN202111675159.X在审
发明人： 何乃龙;张森;王浩 -专利权人：无锡华润上华科技有限公司
申请日： 2021-12-31 - 公布日： 2023-07-11 - 主分类号： H01L21/336 文献下载
摘要：本发明涉及一种LDMOS器件的制备方法及LDMOS器件。其中，LDMOS器件的制备方法包括步骤：形成第一导电类型的漂移区；于所述第一导电类型的漂移区内形成第二导电类型的埋层；于所述第一导电类型的漂移区内形成第一导电类型的通道区，所述第一导电类型的通道区位于所述第二导电类型的埋层上方，与所述第二导电类型的埋层邻接，所述第一导电类型的通道区的面积大于所述第二导电类型的埋层的面积。通过在第一导电类型的漂移区中形成第一导电类型的通道区和第二导电类型的埋层，并使得第一导电类型的通道区的面积大于第二导电类型的埋层的面积，实现了器件在提升击穿电压的同时能够进一步降低导通电阻的效果。
ldmos 器件制备方法

[发明专利]可控硅整流器及其制备方法-CN202111539758.9在审
发明人： 何乃龙;石永昱;姚玉恒 -专利权人：无锡华润上华科技有限公司
申请日： 2021-12-15 - 公布日： 2023-06-16 - 主分类号： H01L27/02 文献下载
摘要：本发明提供一种可控硅整流器及其制备方法。其中，可控硅整流器的第一阱区和第二阱区中分别加设了第一低阻区和第二低阻区。因第一低阻区和第二低阻区的阻值较低，故第一阱区和第二阱区的整体电阻均下降，从而使得器件的导通电压降低，提高可控硅整流器的泄放电流的能力。并且，第一低阻区设置于第一掺杂区的下方，第二低阻区设置于第四掺杂区的下方。所以，第一低阻区不影响由第二掺杂区、第一阱区和第二阱区所形成的晶体管的导通；第二低阻区不影响由第一阱区、第二阱区和第三掺杂区所形成的晶体管的导通。因此，本发明提供的可控硅整流器及其制备方法能够实现在降低可控硅整流器的导通电压的同时不影响可控硅整流器的响应速度。
可控硅整流器及其制备方法

[发明专利]集成电路结构及光刻版-CN202111478967.7在审
发明人： 何乃龙;张森;王浩;赵景川;姚玉恒 -专利权人：无锡华润上华科技有限公司
申请日： 2021-12-06 - 公布日： 2023-06-06 - 主分类号： H01L27/02 文献下载
摘要：本发明涉及一种集成电路结构及光刻版，所述光刻版，包括：LDMOS器件区，用于形成LDMOS器件；控制电路区，用于形成控制电路；第一隔离结构图形，围绕所述LDMOS器件区设置，所述第一隔离结构图形用于形成将所述LDMOS器件与所述控制电路隔离开的第一隔离结构。本发明通过第一隔离结构将LDMOS器件与控制电路隔离开，能够避免LDMOS器件与控制电路之间产生寄生效应，从而改善ESD保护失效。
集成电路结构光刻

[发明专利]一种表征空间光环境感知亮度的方法-CN202310220382.8在审
发明人：张宇宁;何乃龙;王威;黄辰宇;王保平 -专利权人：东南大学
申请日： 2023-03-09 - 公布日： 2023-06-02 - 主分类号： G01J1/00 文献下载
摘要：本发明公开了一种表征空间光环境亮度的方法。通过设计和建立不同典型的光环境空间及其光源类型和主要物体表面材质等，利用亮度计算中所涉及到的各种物理参数和计算方法，根据各种参数之间的关系推导亮度计算方程，并且对亮度计算方程提出计算方法。通过人眼视觉感知分析光线在空间中与物体表面的交互的过程，从光源的光线出发，经过物体表面发生多次反射、折射最终到达人眼的物理过程，并结合亮度计算方程，将建立好的光环境空间明暗感知的亮度计算方法，利用软件程序平台优化实现。因此，本发明提出的方法将有助于光环境设计人员更好设计出舒适合理的光环境，同时有助于科研人员进一步研究人眼视觉亮度与光环境之间的关系。
一种表征空间环境感知亮度方法

[发明专利]SOI横向匀场高压功率半导体器件及制造方法和应用-CN202110952823.4有效
发明人：章文通;吴旸;张科;何乃龙;乔明;李肇基;张波 -专利权人：电子科技大学
申请日： 2021-08-19 - 公布日： 2023-05-26 - 主分类号： H01L29/78 文献下载
摘要：本发明提供一种SOI横向匀场高压功率半导体器件及其制造方法和应用，包括第一导电类型衬底，第二导电类型漂移区，第一导电类型电场钳位层，第一和第二导电类型阱区，第一介质氧化层形成场氧化层，第二介质氧化层形成栅氧化层，第二导电类型埋层，第二导电类型源端重掺杂区，第二导电类型漏端重掺杂区，第一介质氧化层和浮空场板多晶硅电极构成纵向浮空场板，分布在整个第二导电类型漂移区中，形成纵向浮空等势场板阵列；本发明在器件开态时，纵向浮空场板表面能够形成积累层，提高了器件的饱和电流。同时电极深入介质层，电极自适应在氧化层内部产生电荷，增加介质电场，实现ENDIF效果，提高器件的击穿电压。
soi 横向高压功率半导体器件制造方法应用

[发明专利]一种二维扩瞳全息波导彩色显示装置-CN202210931142.4有效
发明人：王闯;顾雨晨;魏然;何乃龙;张李萱 -专利权人：南京平行视界技术有限公司
申请日： 2022-08-04 - 公布日： 2023-05-23 - 主分类号： G02B27/01 文献下载
摘要：本发明公开了一种二维扩瞳全息波导彩色显示装置，包括像源、波导介质、耦入元件、第一耦出元件和第二耦出元件；波导介质的表面设置耦入元件、第一耦出元件和第二耦出元件；耦入元件、第一耦出元件、第二耦出元件的矢量和不为零；像源射出的光束被耦入元件全反射，在第一耦出元件处进行一种方向的一维扩展，在第二耦出元件处进行另一种方向的二维扩展；耦入元件与一维扩展方向垂直的边长、第一耦出元件与一维扩展方向垂直的边长相等；第一耦出元件与二维扩展方向垂直的边长、第二耦出元件与二维扩展方向垂直的边长相等。本发明既能够将制备难度大大降低，各光栅之间无需保证矢量和为零，又能提供更大、更均匀性的高透过率出瞳扩展成像效果。
一种二维全息波导彩色显示装置

[发明专利]绝缘体上半导体结构及其制造方法-CN202111343330.7在审
发明人： 何乃龙;张森;宋华;顾炎 -专利权人：无锡华润上华科技有限公司
申请日： 2021-11-13 - 公布日： 2023-05-16 - 主分类号： H01L21/762 文献下载
摘要：本发明涉及一种绝缘体上半导体结构及其制造方法，所述制造方法包括：获取晶圆；所述晶圆包括衬底和衬底上的绝缘层；对所述绝缘层进行图案化处理，形成相互连通并将所述衬底露出的沟槽阵列，所述沟槽阵列将所述绝缘层分割为多个块状结构；在所述衬底和绝缘层上形成外延层，所述外延层覆盖所述衬底和所述半导体层。本发明通过沟槽阵列将绝缘层分割为多个块状结构，可以减小绝缘层对衬底的应力。并且外延层与衬底连接在一起，可以进一步减小晶圆的应力，还可以将衬底电位从晶圆上表面引出。
绝缘体上半导体结构及其制造方法

[发明专利]一种半导体器件及其制作方法-CN201911395825.7有效
发明人： 何乃龙;张森 -专利权人：无锡华润上华科技有限公司
申请日： 2019-12-30 - 公布日： 2023-05-02 - 主分类号： H01L29/78 文献下载
摘要：本发明提供一种半导体器件及其制作方法，所述半导体器件包括:半导体衬底，所述半导体衬底中形成有第一漂移区；所述半导体衬底上形成有栅极结构，所述栅极结构的一部分覆盖所述第一漂移区的一部分；所述第一漂移区内形成有第一凹槽，所述第一凹槽底部的半导体衬底中形成有漏区。根据本发明提供的半导体器件及其制作方法，通过在漂移区内形成凹槽，并在凹槽底部的半导体衬底中形成漏区，纵向延长了漂移区的长度，提高了半导体器件的承受电压，同时减小了半导体器件的面积。
一种半导体器件及其制作方法

1
2
3
4
5
下一页»
尾页
共 71 条