“中芯国际集成电路制造（北京）有限公司”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果3351个，建议您升级VIP下载更多相关专利

[发明专利]半导体器件的形成方法-CN201910130646.4有效
发明人：余仁旭 -专利权人：中芯国际集成电路制造（上海）有限公司;中芯国际集成电路制造（北京）有限公司
申请日： 2019-02-21 - 公布日： 2023-04-25 - 主分类号： H01L21/8234 文献下载
摘要：本发明公开了一种半导体器件的形成方法，包括：提供半导体衬底，半导体衬底上形成有包括第Ⅰ区和第Ⅱ区的鳍部，鳍部顶部形成有伪栅；形成覆盖伪栅侧壁的第一侧墙；在第Ⅰ区伪栅两侧的鳍部内形成第一源/漏区；形成覆盖第一源/漏区的第一保护层；在第Ⅱ区伪栅两侧鳍部内形成第二源/漏区；形成覆盖第二源/漏区和第一保护层的第二保护层；刻蚀形成于第Ⅰ区上方的保护层，使第Ⅰ区上方余下保护层的厚度与位于第Ⅱ区的第二保护层的厚度相适应；和再同步刻蚀第Ⅰ区和第Ⅱ区上方的保护层，同步暴露第一源/漏区和第二源/漏区。同步暴露不同区域的源/漏区，能够避免某一源/漏区被过度刻蚀，提高了半导体器件的性能。
半导体器件形成方法

[发明专利]半导体结构及其形成方法-CN201810973559.0有效
发明人：周飞 -专利权人：中芯国际集成电路制造（上海）有限公司;中芯国际集成电路制造（北京）有限公司
申请日： 2018-08-24 - 公布日： 2023-04-25 - 主分类号： H01L21/336 文献下载
摘要：一种半导体结构及其形成方法，形成方法包括：形成衬底，衬底包括隔离区，隔离区的衬底上形成有伪鳍部；在伪鳍部露出的衬底上形成第一隔离层，第一隔离层至少覆盖伪鳍部的部分侧壁；形成第一隔离层后，对隔离区的衬底进行离子掺杂处理，在隔离区的衬底内形成阱区；在隔离区的衬底内形成阱区后，刻蚀伪鳍部。本发明实施例通过伪鳍部，有利于提高隔离区的图形密度，有利于避免第一隔离层的顶部发生凹陷问题的概率，使第一隔离层的厚度均一性较好，相应有利于提高后续对隔离区的衬底进行离子掺杂处理的均一性，使形成的阱区深度均一性较好，有利于降低半导体结构的电学性能发生差异问题的概率，提升了半导体结构的电学性能。
半导体结构及其形成方法

[发明专利]半导体结构及其形成方法-CN201811135038.4有效
发明人：周飞 -专利权人：中芯国际集成电路制造（上海）有限公司;中芯国际集成电路制造（北京）有限公司
申请日： 2018-09-27 - 公布日： 2023-04-25 - 主分类号： H01L21/336 文献下载
摘要：本发明提供一种半导体结构及其形成方法，形成方法包括：提供基底，基底包括衬底、分立于衬底上的鳍部以及横跨鳍部的栅极结构，栅极结构覆盖鳍部的部分顶面和部分侧壁；去除栅极结构两侧部分厚度的鳍部，形成位于栅极结构两侧的沟槽，沟槽包括第一凹槽和位于第一凹槽底端的第二凹槽，第一凹槽包括靠近栅极结构的第一侧壁，第二凹槽包括靠近栅极结构的第二侧壁，第二侧壁位于第一侧壁靠近栅极结构的一侧；在沟槽中形成源漏掺杂层。本发明实施例中栅极结构下方的鳍部用作沟道，由于第二凹槽位于第一凹槽的底端，位于第二凹槽中的源漏掺杂层与栅极结构的距离较远，源漏掺杂层中的掺杂离子不容易扩散至栅极结构，从而提高了半导体结构的抗击穿能力。
半导体结构及其形成方法

[发明专利]半导体结构及其形成方法-CN202080103614.6在审
发明人：苏博;吴汉洙;郑春生;郑二虎;张海洋 -专利权人：中芯国际集成电路制造（上海）有限公司;中芯国际集成电路制造（北京）有限公司
申请日： 2020-09-25 - 公布日： 2023-04-21 - 主分类号： H01L21/336 文献下载
摘要：一种半导体结构及其形成方法，方法包括：提供基底，基底上形成有栅极结构，栅极结构侧壁形成有伪侧墙，伪侧墙侧壁形成有接触孔刻蚀停止层，栅极结构两侧基底内形成有源漏掺杂区；在源漏掺杂区和栅极结构的顶部上方形成牺牲介质层；形成源漏插塞，贯穿源漏掺杂区顶部上方的牺牲介质层并与源漏掺杂区相接触；刻蚀牺牲介质层直至露出伪侧墙的顶部；露出伪侧墙的顶部后，去除伪侧墙，在接触孔刻蚀停止层和栅极结构的侧壁之间形成间隙；形成填充于源漏插塞之间的顶部介质层，顶部介质层还填充于间隙中，或者，顶部介质层密封间隙的顶部，顶部介质层的材料介电常数小于伪侧墙的材料介电常数。本发明能够降低栅极结构和源漏插塞之间的有效电容。
半导体结构及其形成方法

[发明专利]半导体结构及其形成方法-CN202111222773.0在审
发明人：苏博;赵振阳;王文泰;谭程;张海洋 -专利权人：中芯国际集成电路制造（上海）有限公司;中芯国际集成电路制造（北京）有限公司
申请日： 2021-10-20 - 公布日： 2023-04-21 - 主分类号： H01L27/088 文献下载
摘要：一种半导体结构及其形成方法，方法包括：提供衬底，衬底包括器件区和隔离区，器件区和隔离区的衬底上形成有凸立的鳍部；在鳍部露出的衬底顶部形成第一隔离层，第一隔离层覆盖鳍部的顶部和侧壁；在隔离区中，去除第一隔离层、鳍部和部分厚度的衬底，在隔离区的衬底中形成凹槽；在凹槽中形成第二隔离层，第二隔离层的顶部与第一隔离层的顶部相齐平；形成第二隔离层之后，去除部分厚度的第一隔离层和第二隔离层，露出鳍部的部分侧壁。通过在形成第一隔离层之后，去除隔离区中的第一隔离层，并结合将第二隔离层的底部延伸至衬底中，降低了器件区中的鳍部发生弯曲的概率，从而提高了半导体结构的性能。
半导体结构及其形成方法

[发明专利]光学邻近修正方法及系统、掩膜版、设备及存储介质-CN202111216495.8在审
发明人：陈术;严中稳 -专利权人：中芯国际集成电路制造（上海）有限公司;中芯国际集成电路制造（北京）有限公司
申请日： 2021-10-19 - 公布日： 2023-04-21 - 主分类号： G03F1/36 文献下载
摘要：一种光学邻近修正方法及系统、掩膜版、设备及存储介质，修正方法包括：提供设计版图，包括多个设计图形；获取对应设计版图的网格状的初始边界线，初始边界线经过设计图形，且初始边界线与经过的设计图形具有至少两个第一交点；在初始边界线上获取分割点，分割点位于初始边界线经过的设计图形的两侧、并与经过的设计图形的第一交点具有预设距离，位于相邻分割点之间、且经过设计图形的初始边界线作为第一边界线，剩余初始边界线作为第二边界线；在设计图形外侧形成第三边界线，第三边界线通过分割点与第二边界线交替首尾相接，第三边界线和第二边界线构成目标边界线。本发明有利于减少设计图形因被分割而产生跳变现象的概率。
光学邻近修正方法系统掩膜版设备存储介质

[发明专利]供电电路及电子设备-CN202111221309.X在审
发明人：陈方雄;郑广伟;翁芊;宋丰;李秋良 -专利权人：中芯国际集成电路制造（上海）有限公司;中芯国际集成电路制造（北京）有限公司
申请日： 2021-10-20 - 公布日： 2023-04-21 - 主分类号： G05F1/625 文献下载
摘要：一种供电电路及电子设备，所述供电电路包括：初始电压提供单元，耦接于稳压单元，适于为所述稳压单元提供初始电压；所述稳压单元，适于基于所述初始电压生成对应的供电电压并输出；对所述供电电压进行检测，并当检测到所述供电电压小于预设的电压阈值时，对所述供电电压进行调整，直至所述供电电压大于所述电压阈值。上述的方案，可以提高供电电路的续航能力和稳定输出供电电压的能力，提高供电电路的工作性能。
供电电路电子设备

[发明专利]半导体结构及其形成方法、以及掩膜版版图-CN202180053478.9在审
发明人：苏柏青;金吉松;苏柏松;王俊 -专利权人：中芯国际集成电路制造（上海）有限公司;中芯国际集成电路制造（北京）有限公司
申请日： 2021-03-16 - 公布日： 2023-04-21 - 主分类号： H01L29/06 文献下载
摘要：一种半导体结构及其形成方法、以及掩膜版版图，半导体结构包括：基底，包括衬底、以及位于衬底上的多个平行排列的鳍部，衬底包括晶体管单元区，在晶体管单元区中，在与鳍部延伸方向相垂直的方向上，最靠近晶体管单元区边界处的鳍部为边缘鳍部，且边缘鳍部具有朝向晶体管单元区边界的外侧壁；栅极结构，横跨鳍部且覆盖鳍部的部分顶部和部分侧壁，栅极结构至少露出任一边缘鳍部的部分外侧壁。本发明通过使栅极结构至少露出任一边缘鳍部的部分外侧壁，使得被栅极结构所覆盖的边缘鳍部的侧壁面积减小，从而能够在确保晶体管正常工作的情况下，通过调节对外侧壁上的栅极结构的刻蚀量，减小有效沟道宽度，进而提高了调节晶体管的有效沟道宽度的灵活性。
半导体结构及其形成方法以及掩膜版版图

[发明专利]一种堆叠晶圆结构及切片方法-CN202111196153.4在审
发明人：强力;赵娅俊;张京晶;聂祥龙;魏佳奇 -专利权人： 中芯国际集成电路制造（北京）有限公司;中芯国际集成电路制造（上海）有限公司
申请日： 2021-10-14 - 公布日： 2023-04-18 - 主分类号： H01L21/78 文献下载
摘要：本申请提供一种堆叠晶圆结构及切片方法，所述结构包括：依次堆叠的第一晶圆至第N晶圆，其中，所述第一晶圆至第N晶圆中任意一个晶圆的第一表面都包括若干芯片以及分隔所述若干芯片的切割道，所述第一晶圆至第N晶圆中任意一个晶圆的第二表面都形成有切割槽，所述切割槽的位置与切割道的位置对应，所述切割槽中形成有填充材料。本申请提供一种堆叠晶圆结构及切片方法，在切割道对应的位置形成切割槽，并在切割槽中填充有机胶，由于有机胶比晶圆柔软很多，容易切割，可以缩小切割道的宽度，并且避免切片时发生破片，提高器件可靠性。
一种堆叠结构切片方法

[发明专利]半导体结构及其形成方法-CN202080103574.5在审
发明人：苏博;吴汉洙 -专利权人：中芯国际集成电路制造（上海）有限公司;中芯国际集成电路制造（北京）有限公司
申请日： 2020-09-25 - 公布日： 2023-04-18 - 主分类号： H01L21/8234 文献下载
摘要：一种半导体结构及其形成方法，形成方法包括：提供基底、栅极结构、位于栅极结构两侧基底中的源漏掺杂区以及位于栅极结构侧部基底上的底部介质层；形成贯穿源漏掺杂区顶部的底部介质层的源漏互连层；在底部介质层上形成顶部介质层；形成贯穿栅极结构顶部的顶部介质层的栅极接触孔和贯穿源漏互连层顶部的顶部介质层的源漏接触孔；在栅极接触孔和源漏接触孔的侧壁形成牺牲侧壁层；形成填充栅极接触孔的栅极插塞以及填充源漏接触孔的源漏插塞；去除牺牲侧壁层形成第一间隙；形成密封第一间隙的密封层，使位于源漏插塞侧壁和位于栅极插塞侧壁的第一间隙中的至少一个与密封层围成第一空气隙。本发明实施例有利于降低栅极插塞与源漏插塞之间的寄生电容。
半导体结构及其形成方法

[发明专利]半导体结构及其形成方法-CN202111195891.7在审
发明人：刘继全 -专利权人：中芯国际集成电路制造（上海）有限公司;中芯国际集成电路制造（北京）有限公司
申请日： 2021-10-14 - 公布日： 2023-04-18 - 主分类号： H01L21/768 文献下载
摘要：本申请提供半导体结构及其形成方法，所述结构包括：半导体衬底，所述半导体衬底表面设置有第一介质层以及位于所述第一介质层中的若干第一金属层；刻蚀停止层，位于所述第一介质层和若干第一金属层表面；第二介质层，位于所述刻蚀停止层表面；第二金属层，位于所述第二介质层中，所述第二金属层底部的一部分位于所述刻蚀停止层表面，所述第二金属层底部的另一部分电连接所述若干第一金属层中的一个第一金属层。本申请提供一种半导体结构及其形成方法，在形成第二介质层之前先将刻蚀停止层打开，可以避免相邻第一金属层被第二金属层连通，从而提高器件可靠性。
半导体结构及其形成方法

[发明专利]半导体器件的形成方法-CN201910004633.2有效
发明人：张城龙;徐志贤 -专利权人：中芯国际集成电路制造（上海）有限公司;中芯国际集成电路制造（北京）有限公司
申请日： 2019-01-03 - 公布日： 2023-04-18 - 主分类号： H01L21/8234 文献下载
摘要：本发明公开了一种半导体器件的形成方法，包括：提供多个鳍部和多个栅极结构，栅极结构对应形成于鳍部顶部，至少有两个栅极结构顶部的高度不同；在相邻栅极结构之间形成层间介质层；刻蚀各栅极结构两侧的部分层间介质层，使余下的层间介质层的顶部平齐；除去部分栅极结构，使余下的栅极结构的顶部与余下的层间介质层的顶部平齐；和再刻蚀部分栅极结构，以在栅极结构的顶部形成凹槽，各凹槽的深度相等。先刻蚀层间介质层，使余下的层间介质层具有目标高度，且顶部平齐，最终得到余下的栅极结构的顶部也是平齐的。
半导体器件形成方法

[发明专利]半导体器件及其形成方法-CN201810929594.2有效
发明人：赵猛 -专利权人：中芯国际集成电路制造（上海）有限公司;中芯国际集成电路制造（北京）有限公司
申请日： 2018-08-15 - 公布日： 2023-04-18 - 主分类号： H01L21/336 文献下载
摘要：本发明公开了一种半导体器件的形成方法，包括：提供半导体衬底和栅极结构，栅极结构形成于半导体衬底上方；刻蚀位于栅极结构两侧的半导体衬底以形成第一凹槽；在第一凹槽内形成源/漏，栅极结构下方且位于源/漏之间的区域为沟道；刻蚀部分源/漏或部分半导体衬底以形成第二凹槽，第二凹槽与余下源/漏靠近栅极结构的一侧相邻；在第二凹槽的底部形成扩散阻挡结构，扩散阻挡结构中的离子类型与源/漏中的离子类型相反，扩散阻挡结构的顶部高于源/漏的底部，扩散阻挡结构的底部不高于源/漏的底部；和在第二凹槽内形成介质层。扩散阻挡结构能够有效避免电流在沟道下部和源/漏的下部泄漏，避免漏电，提高半导体器件的性能。
半导体器件及其形成方法

[发明专利]半导体结构及其形成方法-CN201810812498.X有效
发明人：王楠 -专利权人：中芯国际集成电路制造（上海）有限公司;中芯国际集成电路制造（北京）有限公司
申请日： 2018-07-23 - 公布日： 2023-04-18 - 主分类号： H01L21/336 文献下载
摘要：一种半导体结构及其形成方法，形成方法包括：提供基底；在基底上形成栅极材料层；在栅极材料层上形成若干分立的核心层；在核心层的侧壁上形成掩膜侧墙；以核心层和掩膜侧墙为掩膜，对基底进行掺杂处理，在基底内形成掺杂区；在掺杂处理后，去除核心层；去除核心层后，以掩膜侧墙为掩膜，图形化栅极材料层，形成栅极层。本发明在去除核心层之前进行掺杂处理，所述核心层能够在所述掺杂处理的过程中起到掩膜的作用，相邻栅极层之间的基底不会受到所述掺杂处理的影响，从而实现了非对称掺杂的效果，即实现了仅在所述栅极层一侧基底内形成所述掺杂区的目的，且避免了额外光罩的采用、省去了一道光刻制程，从而降低了工艺成本。
半导体结构及其形成方法

[发明专利]半导体结构及其形成方法-CN202111187570.2在审
发明人：刘俊;桂鹏 -专利权人：中芯国际集成电路制造（上海）有限公司;中芯国际集成电路制造（北京）有限公司
申请日： 2021-10-12 - 公布日： 2023-04-14 - 主分类号： H01L21/027 文献下载
摘要：一种半导体结构及其形成方法，形成方法包括：提供基底，基底上形成有多个图形化的初始目标结构；形成覆盖基底和初始目标结构的填充层；在填充层上形成第一硬掩膜材料层；在第一硬掩膜材料层上形成多个图形化的光刻胶层，光刻胶层位于初始目标结构的顶部上方；以图形化的光刻胶层为掩膜，图形化第一硬掩膜材料层，形成第一硬掩膜层；将第一硬掩膜层的图形，通过填充层传递至所述初始目标结构中，形成目标结构。本发明有利于减小光刻胶层的表面粗糙度较大对图形传递精度的影响，并有利于形成表面粗糙度较小的目标结构，从而使得目标结构的侧壁垂直度较高、表面质量较好，进而有利于提高半导体结构的性能。
半导体结构及其形成方法