专利名称
主分类
A 农业
B 作业;运输
C 化学;冶金
D 纺织;造纸
E 固定建筑物
F 机械工程、照明、加热
G 物理
H 电学
专利下载VIP
公布日期
2023-10-24 公布专利
2023-10-20 公布专利
2023-10-17 公布专利
2023-10-13 公布专利
2023-10-10 公布专利
2023-10-03 公布专利
2023-09-29 公布专利
2023-09-26 公布专利
2023-09-22 公布专利
2023-09-19 公布专利
更多 »
专利权人
国家电网公司
华为技术有限公司
浙江大学
中兴通讯股份有限公司
三星电子株式会社
中国石油化工股份有限公司
清华大学
鸿海精密工业股份有限公司
松下电器产业株式会社
上海交通大学
更多 »
钻瓜专利网为您找到相关结果15个,建议您升级VIP下载更多相关专利
  • [发明专利]半导体装置和制造半导体装置的方法-CN201810673213.9有效
  • 上田岳洋;冈本康宏 - 瑞萨电子株式会社
  • 2018-06-27 - 2023-08-25 - H01L29/778
  • 本公开涉及半导体装置和制造半导体装置的方法。半导体装置的特性得到改善。一种半导体装置,包括:缓冲层、沟道层和阻挡层的顺序堆叠,并且包括:包括形成在堆叠之上的第四氮化物半导体层的台面部分,以及形成在台面部分的两侧并包括第四氮化物半导体层的薄膜部分的侧部部分。2DEG的产生在台面部分下方被抑制,而在侧部部分下方未被抑制。这样,在台面部分的端部设置禁用2DEG抑制效应的侧部部分,由此从侧部部分的端部到栅极电极的距离增加,使得能够抑制由通过在栅极绝缘膜和台面部分之间形成的不需要的沟道的电流路径而导致的泄漏。
  • 半导体装置制造方法
  • [发明专利]半导体器件及其制造方法-CN202210990570.4在审
  • 上田岳洋 - 瑞萨电子株式会社
  • 2022-08-18 - 2023-03-03 - H01L27/06
  • 本公开涉及半导体器件及其制造方法。本发明抑制了制造成本的增加并且降低了开关噪声。一种场效应晶体管具有嵌入在半导体衬底的上表面中的沟槽中的栅极电极、形成在半导体衬底中的源极区、以及形成在半导体衬底的下表面上的漏极区,该场效应晶体管被提供有:形成在半导体衬底上并且电连接到栅极电极的栅极布线、形成在半导体衬底上的栅极焊盘、连接在栅极焊盘与栅极布线之间并且被配置为在场效应晶体管导通时起作用的第一电阻器、连接在栅极焊盘与栅极布线之间并且被配置为在场效应晶体管关断时起作用的第二电阻器、以及被包括在栅极焊盘与栅极布线之间的第一电阻器或第二电阻器中的整流二极管。
  • 半导体器件及其制造方法
  • [发明专利]半导体器件-CN200710112177.0有效
  • 上田岳洋 - 恩益禧电子股份有限公司
  • 2004-08-06 - 2007-12-05 - H01L23/525
  • 本发明提供了一种半导体器件,包括:衬底;在所述衬底上形成的绝缘层;熔丝元件;第一导电板,以及第一和第二导电壁,其中所述熔丝元件包括其间流过所述电流的第一和第二终端以及形成在所述第一和第二终端之间的体,并且所述第一导电板完全覆盖所述熔丝元件的至少所述体,以及其中所述绝缘层包括第一和第二绝缘膜,所述熔丝元件形成在所述第一和第二绝缘膜之间,所述第一和第二导电壁的每个包括形成在所述第一和第二绝缘膜之间的第一部分,以及其中所述第一部分由与所述熔丝元件相同的材料构成,并且具有与所述熔丝元件相同的厚度。
  • 半导体器件
  • [发明专利]半导体器件-CN200610002481.5无效
  • 上田岳洋 - 恩益禧电子股份有限公司
  • 2006-01-26 - 2006-11-01 - H01L27/02
  • 本发明提供了一种半导体器件。图2所示的熔丝外围电路具有:熔丝(10)、电位差给予电路(20)、电位差减小电路(30)、端子(40)、存储器电路(50)、传输门(60)以及逻辑门(70)。电位差给予电路(20)被构造为具有:传输门(22),即第一传输门;端子(24),即第一端子;以及端子(26),从而当判断熔丝(10)的断开时,电位差给予电路(20)给予熔丝(10)的两端的之间的预定电位差。电位差减小电路(30)被构造为具有:传输门(32),即第二传输门;端子(34),即第二端子;以及端子(36),并且减小由上述电位差给予电路(20)施加的熔丝(10)的两端之间的电位差。
  • 半导体器件
  • [发明专利]半导体器件-CN200610004567.1有效
  • 上田岳洋 - 恩益禧电子股份有限公司
  • 2006-01-28 - 2006-08-09 - G11C11/34
  • 图2所示的熔丝外围电路具有熔丝(10)、电位差给予电路(20)、电位差减小电路(30)、端子(40)、存储器电路(50)、传输门(60)、以及逻辑门(70)。逻辑门(70)连接到传输门(60)的输入端。逻辑门(70)用作传输防止电路,当进行断开判断时,其用于防止存储在存储器电路(50)中的信号被传输到熔丝(10)。
  • 半导体器件
  • [发明专利]半导体器件-CN200410056518.3有效
  • 上田岳洋 - 恩益禧电子股份有限公司
  • 2004-08-06 - 2005-02-16 - H01L23/525
  • 通过板围绕熔丝的待熔化部分,以便在电流提供时将熔丝的熔化部分中产生的热量可以限制或积累在熔丝的熔化部分附近。这些使之可以便于熔丝的熔化。熔丝的熔化部分为折叠型,而不是直线型构成的熔丝的那种单个直线形状,更成功地易于将电流提供时在熔丝中产生的热量集中到熔化部分中,以及进一步促进熔丝的熔化。
  • 半导体器件
  • [发明专利]半导体存储设备-CN200410045286.1无效
  • 上田岳洋 - 恩益禧电子股份有限公司
  • 2004-06-04 - 2005-02-02 - G11C15/00
  • 本发明的半导体存储设备配备有:第一单元部件,包括第一存储单元选择晶体管、第一和第二比较晶体管以及第一电容;以及第二单元部件,包括第二存储单元选择晶体管、第三和第四比较晶体管以及第二电容;所示单元部件沿着界限并排地布置以构成存储单元,其中由第一比较线控制的第二比较晶体管连接到匹配线,以及由第二比较线控制的第四比较晶体管连接到接地线。
  • 半导体存储设备

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

400-8765-105周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top