“G11C29/02”专利分类搜索_专利查询_文献下载_出售_求购_买卖_交易

钻瓜专利网为您找到相关结果214个，建议您升级VIP下载更多相关专利

[发明专利]具有嵌入式可编程逻辑的集成电路器件-CN201410582219.7有效
发明人： A·拉赫曼;B·弗里伯 -专利权人：阿尔特拉公司
申请日： 2014-10-27 - 公布日： 2019-01-01 - 主分类号： G11C29/02 文献下载
摘要：本申请提供了用于增强集成电路的功能性的系统和方法。此类集成电路可以包含初级电路系统和嵌入式可编程逻辑，该嵌入式可编程逻辑是可编程的以调节初级电路系统的功能性。具体来说，该嵌入式可编程逻辑可以被编程以调节初级电路系统的功能性，从而补充和/或支持另一集成电路的功能性。因此，该嵌入式可编程逻辑可以被编程为具有例如数据/地址操纵功能、配置/测试功能、计算功能等功能。
具有嵌入式可编程逻辑集成电路器件

[发明专利]存储器设备、存储器系统和存储器设备的操作方法-CN201810599590.2在审
发明人：权慧贞;朴光一;裴升浚;徐恩圣 -专利权人：三星电子株式会社
申请日： 2018-06-12 - 公布日： 2018-12-25 - 主分类号： G11C29/02 文献下载
摘要：提供了存储器设备及其操作方法。存储器设备包括：至少一个内部电路，该内部电路包括存储单元阵列和被配置为驱动存储单元阵列的外围电路；监控逻辑，被配置为监控流入至少一个内部电路的电流并且输出监控结果；检测逻辑，被配置为基于监控结果来检测漏电流是否在至少一个内部电路中流动，并且输出检测的关于漏电流的信息；以及诊断逻辑，被配置为基于检测的信息来诊断至少一个内部电路中的错误。
内部电路存储器设备配置漏电流检测存储单元阵列驱动存储单元存储器系统诊断监控结果监控逻辑输出监控输出检测外围电路监控流动

[发明专利]存储器分类电路、存储器检测工装及存储器检测系统-CN201811103932.3在审
发明人：张如宏 -专利权人：深圳三地一芯电子有限责任公司
申请日： 2018-09-20 - 公布日： 2018-12-14 - 主分类号： G11C29/02 文献下载
摘要：本发明公开一种存储器分类电路、存储器检测工装及存储器检测系统，该存储器分类电路包括主控制器、电流阈值设置电路和过电流保护电路，主控制器的信号传输端与上位机连接，主控制器的控制端与电流阈值设置电路的多个受控端连接；电流阈值设置电路的多个输出端与过电流保护电路的电流阈值输入端连接；过电流保护电路的检测端与待测存储器连接，过电流保护电路的输出端与主控制器连接。本发明实现了根据存储器的驱动电流大小进行分类，从而解决了存储器通过自恢复保险丝来筛选短路的存储器，而导致存储器中的驱动电流较大无法筛选出来的问题。
存储器过电流保护电路主控制器阈值设置电路分类电路存储器检测系统存储器检测驱动电流输出端工装自恢复保险丝筛选待测存储器输入端连接信号传输端检测端控制端上位机受控端短路分类

[发明专利]裸芯上信号校准-CN201711422610.0在审
发明人： R.A.马德普尔;A.考尔 -专利权人：桑迪士克科技有限责任公司
申请日： 2017-12-25 - 公布日： 2018-10-09 - 主分类号： G11C29/02 文献下载
摘要：公开了用于裸芯上信号校准的设备、系统、方法以及计算机程序产品。集成电路装置上的校准电路从集成电路装置的有效数据路径接收数据，并且检测所接收的数据从校准数据图形上的变化。响应于检测所接收的数据上的第一变化，集成电路装置上的调整电路减少集成电路装置的有效数据路径的延迟。响应于检测所接收的数据上的第二变化，集成电路装置上的调整电路增加集成电路装置的有效数据路径的延迟。
集成电路装置有效数据调整电路信号校准裸芯检测延迟计算机程序产品路径接收校准电路校准数据响应

[发明专利]感测放大器随机噪声应力-CN201780008868.8在审
发明人：郑春明;F·阿梅德;允思相;金基中 -专利权人：高通股份有限公司
申请日： 2017-01-09 - 公布日： 2018-09-28 - 主分类号： G11C29/02 文献下载
摘要：一种存储器包括：存储单元；一条位线，耦合至存储单元；感测放大器，耦合至该条位线；定时电路，被配置为在读取操作期间使能感测放大器；控制电路，被配置为独立于定时电路使能感测放大器；以及上拉电路，被配置为在感测放大器被控制电路使能的同时上拉该条位线。该方法包括通过定时电路在读取操作中使能感测放大器。感测放大器耦合至至少一条位线，并且至少一条位线耦合至存储单元。该方法还包括：在第二操作中独立于定时电路使能感测放大器；以及在第二操作中使能感测放大器的同时，通过上拉电路上拉至少一条位线。
感测放大器使能位线定时电路存储单元耦合控制电路上拉电路上拉配置读取操作期间存储器读取操作随机噪声位线耦合

[发明专利]数据接收芯片-CN201510843471.3有效
发明人：孙宏全 -专利权人：上海兆芯集成电路有限公司
申请日： 2015-11-26 - 公布日： 2018-09-14 - 主分类号： G11C29/02 文献下载
摘要：一种数据接收芯片，耦接外部存储器。外部存储器具有第一输入输出管脚，用以输出第一数据。数据接收芯片包括比较模块、电压产生模块、逻辑单元、检测模块以及开关模块。比较模块耦接第一输入输出管脚，用以接收第一数据，并将第一数据与第一参考电压作比较，用以识别第一数据的值。电压产生模块用以产生第一参考电压。逻辑单元与比较模块和电压产生模块相耦接，并输出至少一切换信号。检测模块检测逻辑单元，用以产生检测信号。开关模块根据切换信号，将检测信号传送至测试管脚。
数据接收芯片

[发明专利]控制功能模式和测试模式之间的转换-CN201680079099.6在审
发明人：约翰·L·麦克廉姆斯 -专利权人：惠普发展公司有限责任合伙企业
申请日： 2016-03-16 - 公布日： 2018-09-04 - 主分类号： G11C29/02 文献下载
摘要：在一些示例中，控制逻辑芯片的功能模式和测试模式之间的转换的方法包括响应于逻辑芯片处于功能模式中的指示，启用禁用电路的时钟输入端。响应于启用禁用电路的时钟输入端，阻止从逻辑芯片的功能模式到逻辑芯片的测试模式的转换。响应于逻辑芯片处于测试模式中的指示，禁用禁用电路的时钟输入端。响应于检测到逻辑芯片的使存储元件中的信息不可访问的条件，启用逻辑芯片从功能模式到测试模式的转换。
逻辑芯片测试模式功能模式禁用时钟输入端响应转换电路控制逻辑芯片存储元件控制功能检测访问

[发明专利]半导体装置的输入/输出电路和方法及具有其的系统-CN201510706070.3有效
发明人：金光现 -专利权人：海力士半导体有限公司
申请日： 2011-02-25 - 公布日： 2018-08-14 - 主分类号： G11C29/02 文献下载
摘要：本发明提供一种半导体装置的输入/输出电路和输入/输出方法以及具有其的系统，所述系统包括：控制器，所述控制器能够以第一速度以及比第一速度慢的第二速度之一来工作；半导体存储装置，所述半导体存储装置以第一速度来工作；以及输入/输出装置，所述输入/输出装置连接在半导体存储装置与控制器之间，并被配置为控制所述控制器与半导体存储装置之间的信号的输入/输出，其中输入/输出装置在与半导体存储装置和以第一速度来工作的控制器之间的信号的输入/输出相对应的正常模式中工作，以及在与半导体存储装置和以第二速度来工作的控制器之间的信号的输入/输出相对应的测试模式中工作。
半导体装置输入输出电路方法具有系统

[发明专利]基准电流产生电路以及基准电流产生方法-CN201711389548.X在审
发明人：马亮;张登军;李迪;刘大海;闫江;张亦锋;杨小龙 -专利权人：珠海博雅科技有限公司
申请日： 2017-12-21 - 公布日： 2018-06-22 - 主分类号： G11C29/02 文献下载
摘要：本发明公开了一种基准电流产生电路以及基准电流产生方法，其中，基准电流产生电路包括：电流产生单元，用于根据计数值产生基准电流；校正单元，用于存储预设值，并根据预设值提供读出电流；电流比较单元，用于比较基准电流和读出电流以得到读取值；以及控制单元，用于根据预设值和读取值提供计数值，其中，基准电流产生电路具有校准模式和正常工作模式，在校准模式下，控制单元根据读取值和预设值产生并调节计数值，在正常工作模式下，电流产生单元根据调节后的计数值产生基准电流。可实现对基准电流的自动校正。
基准电流基准电流产生电路预设读取电流产生单元正常工作模式读出电流数值产生电流比较单元比较基准校正单元校准模式自动校正准模式存储

[发明专利]用于数据贮存装置的字线瑕疵检测和处理-CN201480019289.X有效
发明人： S.郑;I.阿尔罗德;E.沙伦;D.李 -专利权人：桑迪士克科技有限责任公司
申请日： 2014-06-20 - 公布日： 2018-03-16 - 主分类号： G11C29/02 文献下载
摘要：一种数据贮存装置包括非易失性存储器和控制器。所述非易失性存储器包括耦接到多个贮存元件的字线。一种方法包括检测与在所述字线中的瑕疵相关联的条件。基于所述瑕疵的估计的位置确定所述多个贮存元件的第一子集和所述多个贮存元件的第二子集。所述方法还包括确定用于所述第一子集的第一读取阈值以及用于所述第二子集的第二读取阈值。
用于数据贮存装置瑕疵检测处理

[发明专利]字线漏电点的定位方法-CN201510003935.X有效
发明人：谢渊;李桂花;仝金雨;李品欢;肖科 -专利权人：武汉新芯集成电路制造有限公司
申请日： 2015-01-05 - 公布日： 2018-03-06 - 主分类号： G11C29/02 文献下载
摘要：本发明涉及半导体制造技术领域，尤其涉及一种字线漏电点的定位方法，通过聚焦离子束对样品中字线进行间隔的接地，之后多次截断具有漏电点区域的字线直至明暗电压对比发生变化，则明暗电压对比发生变化时所对应的最后一个截断的区域即为漏电点所在；该技术方案可以将漏电点处的范围控制在2um之内，同时在使用聚焦离子束机台对样品进行制备时，因样品尺寸较小可以增加样品的放大倍率，能够较好的观察到样品的异常信息。
漏电定位方法

[发明专利]单片多通道可自适应STT‑MRAM-CN201380041999.8有效
发明人： S·H·康;X·朱 -专利权人：高通股份有限公司
申请日： 2013-08-07 - 公布日： 2018-01-26 - 主分类号： G11C29/02 文献下载
摘要：单片多通道电阻式存储器包括至少一个第一组，该至少一个第一组与第一通道相关联并且根据第一设备属性和/或第一电路属性来调谐。该存储器还包括至少一个第二组，该至少一个第二组与第二通道相关联并且根据第二设备属性和/或第二电路属性来调谐。
单片通道自适应 stt mram

[发明专利]SRAM芯片地址引脚线短路检测方法-CN201710676150.8在审
发明人：李璘;孙金泉;蔡登胜 -专利权人：广西柳工机械股份有限公司
申请日： 2017-08-09 - 公布日： 2018-01-12 - 主分类号： G11C29/02 文献下载
摘要：本发明涉及SRAM芯片故障检测，为解决现有技术中不能对SRAM芯片地址引脚线短路故障进行快速精确检测定位的问题；提供一种SRAM芯片地址引脚线短路检测方法，包括以下步骤，根据芯片地址引脚的排列特性，列出地址引脚间可能短路的待检引脚组；获得SRAM芯片的起始地址，并确定所有与待检引脚组相对应的相关地址；依次向所有相关地址中写入与起始地址中数据不同的校验数据，比较校验数据写入前后起始地址中的数据，若起始地址中的数据发生变化则与该对应相关地址的待检引脚组中引脚间具有短路故障。本发明可以检测地址线引脚线是否短路，检测速度较快且精确，提高了SRAM的检测效率。
sram 芯片地址引脚短路检测方法

[发明专利]SOC芯片eFuse失效的处理方法及装置-CN201510242182.8有效
发明人：廖裕民;林良飞 -专利权人：福州瑞芯微电子股份有限公司
申请日： 2015-05-13 - 公布日： 2017-12-26 - 主分类号： G11C29/02 文献下载
摘要：本发明提供一种SOC芯片eFuse失效的处理方法及装置，方法包括将SOC芯片的操作系统分为安全操作系统和非安全操作系统；每次开机之前对efuse电路进行遍历读操作,并将读数据送往比较判断单元将读数据和期望值进行比较,以判断efuse电路是否正常；如果efuse电路正常，相关模块将映射地址指向安全系统BOOT_ROM，将CPU访问的操作系统指向安全操作系统，且允许CPU访问运行安全软件；如果efuse电路不正常，则将映射地址指向非安全系统BOOT_ROM，将CPU访问的操作系统指向非安全操作系统；且不允许CPU访问运行安全软件。如此，efuse损坏后仍能继续使用，节约成本。
soc 芯片 efuse 失效处理方法装置

[发明专利]电熔丝装置及其测试方法和使用方法-CN201610210760.4在审
发明人：徐丽;唐华;郭萌萌;荀本鹏;朱晓明 -专利权人：中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司
申请日： 2016-04-06 - 公布日： 2017-10-20 - 主分类号： G11C29/02 文献下载
摘要：本发明提供一种电熔丝装置及其测试方法和使用方法，其中，所述测试方法包括提供电熔丝装置；使存储电路导通，并使所述第一电流控制电路输出第一电流，所述第一电流输入所述第一熔丝输入端；使参考电路导通，并使所述参考电阻输入第二电流和第三电流，所述第二电流和第三电流之和大于第一电流；使所述第二电阻连接端的电压等于所述第二熔丝连接端的电压；通过比较电路对所述第二熔丝连接端和第二电阻连接端的电压进行比较，并输出测试结果。所述测试方法容易使参考电阻的等效电阻值大于熔丝的电阻值，进而能够使测试的结果表示所述电熔丝单元处于未编程状态。因此能够剔除烧写不正常的电熔丝装置，避免引起更大的损失。
电熔丝装置及其测试方法使用方法