“G11C16/00”专利分类搜索_专利查询_文献下载_出售_求购_买卖_交易

钻瓜专利网为您找到相关结果86个，建议您升级VIP下载更多相关专利

[实用新型]带有防丢失盖帽的数据线接口-CN200620161922.1无效
发明人：龚寅 -专利权人：龚寅
申请日： 2006-12-28 - 公布日： 2007-12-26 - 主分类号： G11C16/00 文献下载
摘要：一种由持数据线接口的基体与盖帽组成的带有防丢失盖帽的数据线接口，该基体呈扁平状，在其两侧面各设有一轴向凹槽，轴向凹槽的两端头分别设有同一孔径的内端圆孔和外端圆孔；盖帽由呈扁形状的盖体和两只杆臂构成，扁形状的盖体其内腔与数据线的接口外形呈吻合状包容，盖帽两侧的杆臂其端头设有一半球形的凸头，该凸头在轴向凹槽呈可滑动配合，半球形的凸头与内端圆孔和外端圆孔呈可回转配合。本实用新型不仅设有能保护数据线接口的盖帽，且其盖帽不会丢失。
带有丢失盖帽数据线接口

[发明专利]非易失性可编程逻辑电路架构-CN200710049237.9有效
发明人：李威;李平;李文昌;杨志明;黄国辉;廖永波 -专利权人：成都华微电子系统有限公司
申请日： 2007-06-04 - 公布日： 2007-12-05 - 主分类号： G11C16/00 文献下载
摘要：非易失性可编程逻辑器件架构，主要涉及电子技术，特别涉及集成电路技术。本发明包括第一控制电路和第二控制电路，由M×N个逻辑单元构成矩阵，M≥2，N≥3，每个逻辑单元包括顺次连接的非易失性存储器、易失性存储器和控制管。本发明的有益效果包括：易于加工；具有很高工艺可移植性；能实现在系统可重构；有利于提高器件的工作速度，降低器件的静态功耗。
非易失性可编程逻辑电路架构

[发明专利]使用集成电路装置的双信号控制协议对非易失性存储器进行的增加/减小、芯片选择和可选择写入-CN200580025624.8有效
发明人：詹姆斯·西蒙斯 -专利权人：密克罗奇普技术公司
申请日： 2005-07-25 - 公布日： 2007-08-22 - 主分类号： G11C16/00 文献下载
摘要：一种具有一带有一可调节参数的装置的集成电路利用一双信号控制协议来选择所述装置，在将所述参数值保存或不保存在所述集成电路的一非易失性存储器中的情况下执行所述参数值的升高/降低或增加/减小。
使用集成电路装置信号控制协议非易失性存储器进行增加减小芯片选择可选择写入

[发明专利]用于快闪存储器单元的自升压系统-CN200580008885.9有效
发明人：格里特·简·赫民克 -专利权人：桑迪士克股份有限公司
申请日： 2005-01-20 - 公布日： 2007-03-21 - 主分类号： G11C16/00 文献下载
摘要：将一约为一到三伏的较低电压而不是一中间V_PASS电压(例如，约五到十伏)施加到直接与一NAND快闪装置(100)的源极(SGS)或漏极侧选择栅相邻的字线零(WL0)，以减少或防止在NAND串的不同单元的编程循环期间耦合到字线零的存储器单元的阈值电压发生偏移。这可在包括擦除区域自升压和本地自升压方案在内的多种不同自升压方案中的任何一者中实施。
用于闪存单元升压系统

[发明专利]具有区块管理系统的非易失性存储器和方法-CN200480041562.5无效
发明人：艾伦·戴维·贝内特;艾伦·道格拉斯·布赖斯;瑟吉·戈罗别茨;艾伦·韦尔什·辛克莱;彼得·约翰·史密斯 -专利权人：桑迪士克股份有限公司
申请日： 2004-12-21 - 公布日： 2007-02-14 - 主分类号： G11C16/00 文献下载
摘要：本发明揭示一种非易失性存储器系统，其被组织成由复数个物理存储器位置所组成的复数个物理群组。每一物理群组(元区块)均可作为一个单元擦除，且可用于存储一逻辑数据群组。存储器管理系统允许通过配置一专用于记录所述逻辑群组的所述更新数据的元区块来更新一逻辑数据群组。所述更新元区块按照所接收的次序来记录更新数据，且对所述记录是按照原来所存储的正确逻辑次序(循序)或未按照原来所存储的正确逻辑次序(混乱)未有限制。最终，所述更新元区块对进一步的记录关闭。将进行数项处理中的一项，但最终都会以正确的次序产生一取代所述原始元区块的完全填充的元区块而结束。在所述混乱情况中，以有利于频繁更新的方式将目录数据保存在所述非易失性存储器中。所述系统支持同时被更新的多重逻辑群组。
具有区块管理系统非易失性存储器方法

[发明专利]电荷捕获型三电平非易失性半导体存储器器件及驱动方法-CN200610008628.1有效
发明人：朴起台;崔正达 -专利权人：三星电子株式会社
申请日： 2006-02-20 - 公布日： 2007-02-07 - 主分类号： G11C16/00 文献下载
摘要：此处，公开了一种电荷捕获型三电平非易失性半导体存储器器件及其驱动方法。该电荷捕获型三电平非易失性半导体存储器器件包括：存储器阵列，所述存储器阵列包括多个存储器元件，每一存储器元件能够依据电流的方向把数据存储在至少两个电荷捕获区中；以及页缓冲器，驱动其而把3个数据位映射至两个电荷捕获区的阈值电压组。该电荷捕获型非易失性存储器器件具有电荷捕获区，每个电荷捕获区存储1.5个数据位。即，单个的存储器元件具有用于存储3个数据位的电荷捕获区，从而改善了器件的集成度，同时维持了在编程和读取操作期间的较高的操作速度。
电荷捕获电平非易失性半导体存储器器件驱动方法

[发明专利]支持分区的闪存存贮器件-CN200610052643.6无效
发明人：骆建军;赵刚;楼向雄 -专利权人：骆建军;赵刚;楼向雄
申请日： 2006-07-25 - 公布日： 2007-01-03 - 主分类号： G11C16/00 文献下载
摘要：本发明公开了一种支持分区的闪存存贮器件，包括界面单元、控制器和存储模块，界面单元一端用于与外界主机连接，另一端连接控制器，控制器与存储模块通过总线连接，控制器支持对存储模块进行分区操作，可将存储模块的总存储区分成若干个分存储区，各分存储区均可单独进行读、写、擦除、加密操作或设置属性。根据本发明，人们可以将闪存存贮器件的存储空间分成若干个不同大小的区域，也可以为每个区域设置不同的属性，不会互相影响。
支持分区闪存存贮器件

[发明专利]施工设备的起动器钥匙和使用同样起动器钥匙的施工设备的维修系统-CN200510133925.4无效
发明人：姜镐镇 -专利权人：沃尔沃建造设备控股（瑞典）有限公司
申请日： 2005-12-19 - 公布日： 2006-08-30 - 主分类号： G11C16/00 文献下载
摘要：一种起动器钥匙被用于装有电子控制装置(ECU)的施工设备，该电子控制装置具有维修监视功能和用于在电子控制装置和外部存储设备之间有线/无线数据输入/输出的连接接口。起动器钥匙包括用于插入设在施工设备中的钥匙孔的钥匙体，和连接到施工设备的连接接口的钥匙箱，用于能够与电子控制装置进行数据通信和存储从电子控制装置传送的数据。存储在起动器钥匙中的施工设备的维修数据被用于施工设备的维修，因此使得施工设备维修的效率最大。
施工设备起动器钥匙使用同样维修系统

[发明专利]用于非易失性存储器中的基准晶体管的可变栅偏置-CN200480018151.4有效
发明人：高里尚卡尔·L·真达洛尔;拉杰什·A·拉奥;简·A·耶特 -专利权人：飞思卡尔半导体公司
申请日： 2004-04-30 - 公布日： 2006-08-02 - 主分类号： G11C16/00 文献下载
摘要：非易失性存储器(30)包括纳米晶体存储单(50、51、53)。存储单元晶体管(50、51、53)的编程和擦除阈电压随着编程/擦除操作的数目而升高。在读操作期间，基准晶体管(46)提供基准电流，以便与单元电流相比较。基准晶体管(46)是通过与用于制造存储单元晶体管(50、51、53)类似的工艺来制造的，但除了基准晶体管(46)不包括纳米晶体。通过使用类似的工艺来制造基准晶体管(46)和存储单元晶体管(50、51、53)两者，基准晶体管(46)的阈电压将跟踪存储单元晶体管(50、51、53)的阈电压偏移。读取控制电路(42)被用于对基准晶体管(46)的栅极进行偏置。读取控制电路(42)检测基准晶体管(46)的漏极电流，并调节栅极偏置电压，以便将基准电流维持在相对于单元电流基本恒定的值上。
用于非易失性存储器中的基准晶体管可变偏置

[发明专利]适用字符线金属导线技术的平面单元只读存储器-CN200410069749.8有效
发明人：陈旭顺 -专利权人：义隆电子股份有限公司
申请日： 2004-07-14 - 公布日： 2006-01-18 - 主分类号： G11C16/00 文献下载
摘要：本发明是一种适用字符线金属导线技术的平面单元只读存储器，其是将两条位元线或是两条虚接地线共用一个接触窗，使得该接触窗可以稍微地移动，进而在不增加面积的情况下，轻易地置入局部金属字符线以提高读取速度，此外，在该存储器中，相邻的区块是共用相同的位元线或虚接地线，故可减少该存储器中接触窗的密度，进而缩减该存储器的高度。
适用字符金属导线技术平面单元只读存储器

[发明专利]对闪存数据的存取进行管理的方法-CN200410062645.4有效
发明人：罗培彬 -专利权人：深圳市朗科科技有限公司
申请日： 2004-06-30 - 公布日： 2006-01-04 - 主分类号： G11C16/00 文献下载
摘要：本发明公开了一种对闪存数据存取进行管理的自适应方法，所述闪存分为多个连续的分区，所述方法包括以下步骤：(1)查看是否有坏块记录表，如果没有则建立所述坏块记录表；(2)根据坏块记录表，确定每个分区中的有效逻辑块；和(3)按照确定的所述有效逻辑块，对所述闪存进行数据存取。使用本发明的方法，既继承了存储位置浮动法的优点又克服了其在一个分区的坏块超过24个块就不能用的缺点，使闪存的使用寿命得以增强。
闪存数据存取进行管理方法

[发明专利]闪速电可擦除只读存储器单元以及包含该单元的存储器阵列结构-CN200380100749.3无效
发明人：尹锡润 -专利权人：泰拉半导体株式会社
申请日： 2003-10-21 - 公布日： 2005-11-09 - 主分类号： G11C16/00 文献下载
摘要：本文公开了一种高密度闪速EEPROM(电可擦除可编程只读存储器)单元以及包含该单元的存储器阵列结构。该闪速EEPROM单元包括其上形成有用于绝缘单元的场氧化层的衬底；形成于相邻场氧化层之间的浮栅介质层，其中该浮栅介质层包括在形成于衬底上的源和漏之间并联连接的第一介质层和第二介质层，并且第一介质层的厚度大于第二介质层；形成于浮栅介质层上的浮栅；形成于浮栅上的控制栅介质层；以及形成于控制栅介质层上的控制栅。
闪速电可擦除只读存储器单元以及包含存储器阵列结构

[发明专利]使用NMOS和PMOS行解码方案带页面方式擦除的闪存体系结构-CN03824334.2有效
发明人： L·贝达里达;S·巴托里;F·T·凯瑟;S·莫格诺尼 -专利权人：爱特梅尔股份有限公司
申请日： 2003-09-04 - 公布日： 2005-10-26 - 主分类号： G11C16/00 文献下载
摘要：使用局部解码方案而不是以前所众周知的共用解码方案，闪存具有新的页面擦除体系结构。新体系结构对存储器单元节省较多的模制区域，并防止遭受不希望的擦除且不影响读出时间。在局部解码方案下，认存分割成段(222；804)。每段包括多个局部解码器(202)和局部电路。局部电路包括由共用解码器(802)控制的开关(302，304，306)且这些开关只在擦除操作中切换而不在读操作中切换。读出时间不受影响。每个局部解码器耦合到存储器阵列中一行(212)。每个局部解码器包括传送正电压的PMOS晶体管(204)和传送负电压的NMOS晶体管，使在没有附加和复杂电路的情况达到页面擦除，并保护未选中的行免遭不希望的擦除。共用解码器(802；900；1000)位于段(804)之外，并将共用信号(GLOB_SRC_SEL，WS，WSN，SG)通过局部电路提供给所有段，从而节省面积。
使用 nmos pmos 解码方案页面方式擦除闪存体系结构

[发明专利]NAND快闪存储器件及其读取方法-CN200410074892.6有效
发明人：李熙烈 -专利权人：海力士半导体有限公司
申请日： 2004-08-30 - 公布日： 2005-10-05 - 主分类号： G11C16/00 文献下载
摘要：本发明提供一种NAND快闪存储器件及其读取方法，其中在读操作期间，将一接地电压施加至未选定单元块的串及接地选择晶体管上以增加一串线(string line)的电阻来防止由于反馈偏压效应(back－bias effect)而导致的泄漏电流。减少的位线泄漏电流会增加在被编程与被擦除的单元之间的导通/关断电流比以减少其中的感测时间，由此形成一读程范围(read trip range)以防止由数据保持及读取干扰导致的阈值电压的变化。可通过电绝缘该些单元块之间的源极选择晶体管来将电压独立地施加至源极选择线上。可通过电连接相邻单元块之间的源极选择晶体管来减少源极放电晶体管的数量。
nand 闪存器件及其读取方法

[发明专利]闪存的双位记忆胞结构-CN200410017413.7无效
发明人：陈国祚;曹杨;黄圣扬 -专利权人：上海宏力半导体制造有限公司
申请日： 2004-04-01 - 公布日： 2005-10-05 - 主分类号： G11C16/00 文献下载
摘要：本发明提供一种闪存的双位记忆胞结构，其包括有一内具有一第一位线与一第二位线的半导体基底，一介于第一位线与第二位线的间的双位栅极结构，一控制第一、二位线且与其以几近垂直方式交叉重叠排列的第一、二字符线的记忆胞结构，利用这样的结构设计来达成单一记忆单元内的双位存储器的电压由分别独立的字符线的所控制的目的，从而避免了通常读取单一位资料时会受到另一位存储器状态的影响的缺点。
闪存记忆结构