[发明专利]集成电路及其制造方法

权利要求书

1.一种集成电路，包括：

一半导体基板，具有一高电压N型阱与一高电压P型阱；

一高电压装置，位于该半导体基板之上，其中该高电压装置包括一外延P型源极设置于该高电压N型阱中，一外延P型漏极设置于该高电压P型阱中，以及一栅极位于该半导体基板的一表面上的该外延P型源极与该外延P型漏极之间；

一隔离P阱，于该高电压N型阱中，其中该外延P型源极延伸到该隔离P型阱之中；

一隔离结构，包括一介电材料并延伸进入该半导体基板中，其中该隔离P阱在该外延P型源极和该隔离结构下方延伸；

一N+掺杂区域，于该高电压N型阱中且与该隔离结构相邻；以及

一P型轻掺杂扩散区域，设置于该高电压N型阱中并且与该栅极的边缘对准。

2.如权利要求1所述的集成电路，其中该外延P型源极与该外延P型漏极是硅锗。

3.如权利要求1所述的集成电路，其中该外延P型源极与该外延P型漏极具有六边形形状。

4.如权利要求1所述的集成电路，其中该外延P型源极的一部分延伸于该高电压N型阱的一最上方表面之上一第一距离，且该第一距离大于该栅极的一高度。

5.如权利要求1所述的集成电路，其中该外延P型源极具有六个实质上平面的晶面，包括一底部晶面、一顶部晶面、具有两个斜角晶面的一第一侧、以及具有两个斜角晶面的一第二侧。

6.如权利要求5所述的集成电路，其中该第一侧包括：

一第一上部晶面从该顶部晶面延伸至该高电压N型阱中；以及

一第一下部晶面从该底部晶面延伸朝向该第一上部晶面，其中该第一上部晶面与该第一下部晶面交会于一第一点，该第一点低于该半导体基板的该表面。

7.如权利要求6所述的集成电路，其中该第二侧包括：

一第二上部晶面从该顶部晶面延伸至该高电压P型阱中；以及

一第二下部晶面从该底部晶面延伸朝向该第二上部晶面，其中该第二上部晶面与该第二下部晶面交会于一第二点，该第二点低于该半导体基板的该表面，且该第一点与该第二点延伸至该半导体基板的该表面下方的一第二距离。

8.如权利要求6所述的集成电路，其中该栅极包括一栅极介电质、一栅极电极以及多个侧壁间隙壁，所述多个侧壁间隙壁被该栅极介电质和该栅极电极隔离，该第一点位于所述多个侧壁间隙壁的一个侧壁间隙壁之下。

9.如权利要求1所述的集成电路，其中该外延P型源极延伸至高于该半导体基板的该表面。

10.一种集成电路，包括：

一半导体基板，具有一高电压P型阱与一高电压N型阱；

一高电压装置，位于该半导体基板之上，其中该高电压装置包括一外延N型源极设置于该高电压P型阱中，一外延N型漏极设置于该高电压N型阱中，以及一栅极位于该半导体基板的一表面上的该高电压P型阱与该高电压N型阱之间；

一隔离N阱，于该高电压P型阱中，其中该外延N型源极延伸到该隔离N阱之中；

一隔离结构，包括一介电材料并延伸进入该半导体基板中，其中隔离N阱在该外延N型源极和该隔离结构下方延伸；

一P+掺杂区域，于该高电压P型阱中且与该隔离结构相邻；以及

一N型轻掺杂扩散区域，设置于该高电压P型阱中并且与该栅极的边缘对准。

11.如权利要求10所述的集成电路，其中该外延N型源极与该外延N型漏极是磷化硅。

12.如权利要求10所述的集成电路，其中该外延N型源极与该外延N型漏极具有六边形形状。

13.如权利要求10所述的集成电路，其中该外延N型源极的一部分延伸于该高电压P型阱的一最上方表面之上一距离，且该距离大于该栅极的一高度。