[发明专利]非易失性存储器及其数据擦除方法

说明书

本申请公开了一种非易失性存储器及数据擦除方法。所述非易失性存储器包括：存储阵列，形成在衬底上并包括多个存储块，所述存储块包括由多个存储单元连接至同一位线形成的存储单元串，所述存储单元串包括设置在所述位线与上选择栅晶体管之间的上虚拟字线层；以及外围电路，所述外围电路与所述存储阵列耦接，并被配置为控制以：在数据擦除操作期间，在所述上虚拟字线层附近生成栅极致漏极泄漏电流，以对选定的存储块进行栅极致漏极泄漏擦除。

技术领域

本申请涉及半导体技术领域，更具体地，涉及非易失性存储器及其操作方法。

背景技术

半导体存储器广泛应用于各种电子装置中，例如蜂窝电话、数码相机、个人数字助理、医疗电子装置、移动计算装置和非移动计算装置中。非易失性存储器允许信息被存储和保存。非易失性存储器的示例包括闪存存储器(例如，NAND型和NOR型闪存存储器)和电可擦可编程只读存储器(EEPROM)。

近来，已提出了使用三维(3D)堆叠存储器结构的超高密度存储器件。例如，3DNAND堆叠闪存存储器件可以由交替的导电层和电介质层的阵列形成。每个平面NAND存储器由通过多条字线和位线连接的存储单元阵列构成。数据被逐页地编程到平面NAND存储器中或从平面NAND存储器读出，并被逐块地从平面NAND存储器擦除。

然而，由于三维存储器中的堆叠层层数日益增加，除了导致沟道结构具有较高的深宽比而影响三维存储器的功能外，在解决沟道结构的高深宽比的同时可能会对三维存储器擦除操作产生不良影响，例如无法完全将数据擦除或是擦除效率低等问题，尤其是堆叠层数日益增加时，因此，需要提供一种改进的三维存储器的擦除操作方法。

发明内容

本申请提出了一种非易失性存储器及其数据擦除方案。

本申请的一方面提供了一种非易失性存储器，其中，所述非易失性存储器包括：存储阵列，形成在衬底上并包括多个存储块，存储块包括由多个存储单元连接至同一位线形成的存储单元串，存储单元串包括设置在位线与上选择栅晶体管之间的上虚拟字线层；以及外围电路，所述外围电路与存储阵列耦接，并被配置为控制以：在数据擦除操作期间，在上虚拟字线层附近生成栅极致漏极泄漏电流，以对选定的存储块进行栅极致漏极泄漏擦除。

在本申请的一个实施方式中，衬底包括N阱掺杂区，存储单元串还包括设置在N阱掺杂区与下选择栅晶体管之间的下虚拟字线层；其中，外围电路被配置为控制以：在数据擦除操作期间，在下虚拟字线层附近产生栅极致漏极泄漏电流，以对所选定的存储块进行栅极致漏极泄漏擦除。

在本申请的一个实施方式中，外围电路被配置为通过执行以下操作来在上虚拟字线层和下虚拟字线层附近生成栅极致漏极泄漏电流：对所选定的存储单元串的位线和N阱掺杂区施加擦除电压，并对上虚拟字线层和下虚拟字线层施加低电平保持电压；以及在擦除电压到达其中间电平之后，关断施加在上虚拟字线层和下虚拟字线层上的低电平保持电压。

在本申请的一个实施方式中，擦除电压的峰值电平为15伏特至20伏特，擦除电压的中间电平为5伏特至15伏特，低电平保持电压为0伏特至8伏特。

在本申请的一个实施方式中，与上虚拟字线层和下虚拟字线层中的至少一个相对的沟道层部分包括P型掺杂部分。

在本申请的一个实施方式中，上虚拟字线层和下虚拟字线层中的每一个都包括至少一个伪存储单元，所述伪存储单元可作为单层存储单元或多层存储单元使用。

在本申请的一个实施方式中，存储阵列为三维NAND存储阵列。

本申请的再一方面提供了一种存储器系统，其特征在于，所述存储器系统包括：控制器；以及上述任一非易失性存储器，其中，所述控制器耦合至所述存储器，并用于控制所述存储器进行数据存储。