[发明专利]三维存储器及检测方法

说明书

本申请提供了一种检测三维存储器的方法，该方法包括：部分移除衬底以暴露至少两个沟道结构的存储膜的一部分，以形成至少两个刻蚀区；向至少两个刻蚀区执行第一刻蚀，其中，第一刻蚀被配置为能够刻蚀掉沟道层与第一刻蚀的刻蚀材料接触到的部分；在执行第一刻蚀后，向至少两个刻蚀区执行第二刻蚀，其中，第二刻蚀被配置为能够刻蚀掉存储膜和填充层与第二刻蚀的刻蚀材料接触到的部分；以及比较执行第二刻蚀后的多个刻蚀区的形貌差异获得检测结果。该方法以较为简单的方式实现了微小缺陷的检出，具有大批量操作的可能性，避免因忽略了此类缺陷带来的损失。

技术领域

本申请涉及半导体技术领域，具体地，本申请涉及三维存储器及检测方法。

背景技术

3D NAND存储器是一种三维非易失性闪存器件，与2D存储器相比，3D NAND的电子存储密度更大。3D NAND存储器包括堆叠结构，堆叠的层数越多，存储容量越大。但是层数越多，形成贯穿堆叠结构的沟道孔越深，在沟道孔侧壁和底部沉积氧化物-氮化物-氧化物(ONO)功能层的难度越大。尤其是在沉积沟道孔底部的ONO功能层时，由于受深度和底部材料的影响，加上沉积设备本身的局限，容易导致沟道孔底部生长的ONO功能层致密性差，从而出现孔洞、缝隙等。

在一些场景下，有可能忽略这些微小的缺陷，且随着堆叠层数的增多，受限于现有检测手段，微小的缺陷几乎检不出。那么由存在微小缺陷的ONO结构形成的3D存储器将存在质量问题，存储器性能变差的同时提高了生产成本。鉴于此，克服该现有技术所存在的缺陷是本技术领域亟待解决的问题。

应当理解，该背景技术部分的内容旨在为理解该技术提供一些有用的背景，而并非一定属于是本申请有效申请日之前已被本领域技术人员知晓的内容。

发明内容

为了解决或部分解决上述技术问题、或解决或部分解决现有技术中存在的其它一些技术问题，本申请提供了一种三维存储器及检测方法。

根据本申请的一个方面，提供了一种检测三维存储器的方法，其中，所述三维存储器包括：设置于衬底上的堆叠结构及贯穿所述堆叠结构并延伸至所述衬底内的至少两个沟道结构，其中，每个所述沟道结构包括依次形成的存储膜、沟道层和填充层，其特征在于，所述方法包括：部分移除所述衬底以暴露所述至少两个沟道结构的存储膜的一部分，以形成至少两个刻蚀区；向所述至少两个刻蚀区执行第一刻蚀，其中，所述第一刻蚀被配置为能够刻蚀掉所述沟道层与所述第一刻蚀的刻蚀材料接触到的部分；在执行第一刻蚀后向所述至少两个刻蚀区执行第二刻蚀，其中，所述第二刻蚀被配置为能够刻蚀掉所述存储膜和所述填充层与所述第二刻蚀的刻蚀材料接触到的部分；以及比较执行所述第二刻蚀后的所述至少两个刻蚀区的形貌差异获得检测结果。

在本申请的一个实施方式中，所述第一刻蚀为气相刻蚀，所述气相刻蚀对所述沟道层与所述存储膜和所述填充层的刻蚀选择比范围为300-800:1；所述第二刻蚀对所述沟道层与所述存储膜和所述填充层的刻蚀选择比范围为1:300-800。

在本申请的一个实施方式中，执行所述第一刻蚀的步骤包括：

响应于所述沟道结构的底表面具有贯穿所述存储膜和所述沟道层的孔隙，所述气相刻蚀的刻蚀材料经由所述孔隙在对应的刻蚀区中刻蚀掉所述沟道层靠近所述沟道结构的底表面的部分。

在本申请的一个实施方式中，执行所述第二刻蚀的步骤包括：

响应于所述第一刻蚀刻蚀掉所述部分沟道层，通过所述第二刻蚀在所述刻蚀区中刻蚀掉所述存储膜和所述填充层靠近所述沟道结构的底表面的部分。

在本申请的一个实施方式中，所述沟道层被刻蚀的第一长度为1nm-100nm。

在本申请的一个实施方式中，所述存储膜和所述填充层被刻蚀的第二长度为1nm-100nm。

在本申请的一个实施方式中，所述第一长度等于所述第二长度。