[发明专利]晶体管在审
申请号: | 202110571808.5 | 申请日: | 2021-05-25 |
公开(公告)号: | CN113299760A | 公开(公告)日: | 2021-08-24 |
发明(设计)人: | 马可范达尔 | 申请(专利权)人: | 台湾积体电路制造股份有限公司 |
主分类号: | H01L29/78 | 分类号: | H01L29/78;H01L29/41;H01L29/423 |
代理公司: | 南京正联知识产权代理有限公司 32243 | 代理人: | 顾伯兴 |
地址: | 中国台湾新竹科*** | 国省代码: | 台湾;71 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 晶体管 | ||
一种晶体管包括第一栅极结构、沟道层以及源极/漏极接触件。第一栅极结构包括纳米片材。沟道层位于第一栅极结构上。沟道层的一部分包绕第一栅极结构的纳米片材。源极/漏极接触件位于纳米片材旁。源极/漏极接触件与沟道层电连接。
技术领域
本发明实施例涉及一种晶体管。更具体来说,本发明实施例涉及一种具有纳米片材的晶体管。
背景技术
半导体集成电路(integrated circuit,IC)产业已经历快速增长。IC材料及设计的技术进展已产生几代IC,其中每一代具有与前一代相比更小且更复杂的电路。在IC演进的过程中,功能密度(即每芯片区域中的内连装置的数目)通常已增加,同时几何大小(即可使用制作工艺形成的最小组件或迹线)已减小。此种按比例缩小工艺通常通过提高生产效率及降低相关联成本来提供益处。
发明内容
一种晶体管包括第一栅极结构、沟道层、以及源极/漏极接触件。所述第一栅极结构包括在垂直方向上隔开地进行堆叠的纳米片材。所述沟道层位于所述第一栅极结构上。所述沟道层的一部分包绕所述第一栅极结构的所述纳米片材。所述源极/漏极接触件位于所述纳米片材旁。所述源极/漏极接触件与所述沟道层电连接。
附图说明
结合附图阅读以下详细说明会最好地理解本公开的各个方面。应注意的是,根据本行业中的标准惯例,各种特征并非按比例绘制。事实上,为论述清晰起见,可任意增大或减小各种特征的尺寸。
图1是根据本公开一些实施例的集成电路的示意性剖视图。
图2A到图2J是图1中的第二晶体管的制造方法的各个阶段的俯视图。
图3A到图3J及图4A到图4J是图2A到图2J中的第二晶体管的制造方法的各个阶段的剖视图。
图5A是根据本公开一些替代性实施例的第二晶体管的俯视图。
图5B及图5C是图5A中的第二晶体管的剖视图。
图6A是根据本公开一些替代性实施例的第二晶体管的俯视图。
图6B及图6C是图6A中的第二晶体管的剖视图。
图7A到图7D是根据本公开一些替代性实施例的第二晶体管的制造方法的各个阶段的俯视图。
图8A到图8D及图9A到图9D是图7A到图7D中的第二晶体管的制造方法的各个阶段的剖视图。
图10A是根据本公开一些替代性实施例的第二晶体管的俯视图。
图10B及图10C是图10A中的第二晶体管的剖视图。
图11A是根据本公开一些替代性实施例的第二晶体管的俯视图。
图11B及图11C是图11A中的第二晶体管的剖视图。
附图标号说明
20:衬底
30:内连结构
32:导通孔
32A:导通孔
34:导电图案
36:介电层
40:存储单元
42:顶部电极
44:储存层
46:底部电极
50:钝化层
60:后钝化层
70:导电垫
80:导电端子
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于台湾积体电路制造股份有限公司,未经台湾积体电路制造股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202110571808.5/2.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类