[发明专利]存储器单元的基于时间存取

说明书

本申请案涉及存储器单元的基于时间存取。在读取操作的感测部分期间，可将选定存储器单元充电到预定电压电平。可基于在所述充电开始与在选定存储器单元达到所述预定电压电平时之间的持续时间识别存储于所述选定存储器单元上的逻辑状态。在一些实例中，时变信号可用于基于所述充电的所述持续时间而指示所述逻辑状态。在一些实例中，所述充电的所述持续时间可基于所述选定存储器单元的极化状态、所述选定存储器单元的电介质电荷状态，或所述选定存储器单元的极化状态及电介质电荷状态两者。

分案申请信息

本申请是申请日为2018年5月30日、申请号为201880038003.0、发明名称为“存储器单元的基于时间存取”的发明专利申请的分案申请。

交叉参考

本专利申请案主张由迪·温琴佐在2017年6月9日申请的标题为“存储器单元的基于时间存取(Time-Based Access of a Memory Cell)”的第15/619,163号美国专利申请案的优先权，所述申请案是与由迪·温琴佐在2017年6月9日申请的标题为“存储器单元的基于时间存取”的共同待决的第15/619,158号美国专利申请案有关，所述申请案中的每一者转让给其受让人，且所述申请案中的每一者以引用的方式明确并入本文中。

技术领域

本申请大体上涉及存储器单元的基于时间存取，且更明确来说涉及所述存储器单元的逻辑状态的基于时间感测。

背景技术

存储器装置广泛用于存储各种电子装置(例如计算机、无线通信装置、相机、数字显示器及类似者)中的信息。信息是通过编程存储器装置的不同状态而予以存储。举例来说，二进制装置具有通常通过逻辑“1”或逻辑“0”表示的两个状态。在其它系统中，可存储两个以上状态。为存取所述经存储信息，所述电子装置的组件可读取或感测所述存储器装置中的经存储状态。为存储信息，所述电子装置的组件可写入或编程所述存储器装置中的状态。

存在各种类型的存储器装置，包含磁性硬盘、随机存取存储器(RAM)、只读存储器(ROM)、动态RAM(DRAM)、同步动态RAM(SDRAM)、铁电RAM(FeRAM)、磁性RAM(MRAM)、电阻性RAM(RRAM)、快闪存储器、相变存储器(PCM)及其它。存储器装置可为易失性或非易失性的。非易失性存储器(例如，FeRAM)即使在不存在外部电源的情况下也可维持其存储的逻辑状态达延长时间段。易失性存储器装置(例如，DRAM)可随时间丢失其存储的状态，除非其通过外部电源周期性刷新。FeRAM可使用类似于易失性存储器的装置架构但可归因于使用铁电电容器作为存储装置而具有非易失性性质。FeRAM装置可因此相较于其它非易失性及易失性存储器装置而具有改进的性能。

改进存储器装置通常可包含增加存储器单元密度、增加读取/写入速度、提高可靠性、增加数据保持、降低电力消耗或降低制造成本等等。

发明内容

描述一种设备。所述设备可包含存储器单元，其与数字线电子通信；感测组件，其耦合到所述存储器单元，所述感测组件经配置以输出基于输入到所述感测组件中的电压电平满足电压阈值的持续时间的信号；及第一锁存器，其耦合到所述感测组件，所述第一锁存器经配置以基于从所述感测组件接收的所述信号而输出指示所述存储器单元的逻辑状态的第一信号的值。

描述一种方法。所述方法可包含在起始对存储器单元的读取操作之后施加时变信号到锁存器；作为所述读取操作的部分，基于耦合到所述存储器单元的数字线充电到第一电压电平而激活所述锁存器；及基于在激活所述锁存器时存在于所述锁存器处的所述时变信号的值而识别所述存储器单元的逻辑状态。