[发明专利]存储装置及其制造、测试和数据保护方法

说明书

本公开提供了存储装置及其制造、测试和数据保护方法。根据本公开的一种制造存储装置的方法，存储装置包括封装有控制器和存储器的封装部，以及从封装部暴露出的测试引脚，该方法包括：将控制器和/或存储器中功能电路引出端对应的测试焊盘与测试引脚连接；以及配置控制器，使得控制器能够响应于施加至测试引脚、并经由测试焊盘接收到的激励信号，触发对功能电路的测试。

技术领域

本申请涉及半导体设计及制造领域，更具体地，涉及存储装置设计及制造领域。

背景技术

现有MNAND存储器的外接引脚由标准协议规定，只有部分关键的功能或命令所对应的焊盘才会由芯片外部的引脚引出，例如，输入输出IO、指令CMD、时钟CLK等。芯片的其他引脚作为未定义特定连接的空引脚NC(Not connect)或者其它备用引脚例如VC(VendorConnect)引脚。由于芯片内部的很多辅助电路并未连接至外部引脚，因此造成对这些电路的检测困难。例如，在进行封装测试时，只能检测到连接至外部引脚的电路是否存在开路或短路等问题，而对于未连接到外部引脚的辅助电路则难以进行相应的检测。

发明内容

本申请提供了可至少部分解决现有技术中存在的上述问题的方法和装置。

根据一个方面，本申请提供了一种制造存储装置的方法，所述存储装置包括封装有控制器和存储器的封装部，以及从所述封装部暴露出的测试引脚，所述方法包括：将所述控制器和/或所述存储器中功能电路引出端对应的测试焊盘与所述测试引脚连接；以及配置所述控制器，使得所述控制器能够响应于施加至所述测试引脚、并经由所述测试焊盘接收到的激励信号，触发对所述功能电路的测试。

在一个实施方式中，所述测试引脚为未基于标准协议预先定义特定连接的空引脚或备用引脚。

在一个实施方式中，所述功能电路包括一个待测试电路，所述测试焊盘对应于所述一个待测试电路的引出端。

在一个实施方式中，所述功能电路包括多个待测试电路，所述多个待测试电路的引出端共用所述测试焊盘。

在一个实施方式中，所述方法还包括：配置所述控制器，使得所述控制器将对所述功能电路进行测试所得的结果存储至所述存储器中。

在一个实施方式中，所述激励信号包括用于对所述功能电路进行测试的信号。

根据另一个方面，本申请提供了一种存储装置，包括：封装有控制器和存储器的封装部；以及从所述封装部暴露出的测试引脚，所述测试引脚与所述控制器和/或所述存储器中功能电路引出端对应的测试焊盘连接，其中，所述控制器被配置为，能够响应于施加至所述测试引脚、并经由所述测试焊盘接收到的激励信号，触发对所述功能电路的测试。

在一个实施方式中，所述测试引脚为未基于标准协议预先定义特定连接的空引脚或备用引脚。

在一个实施方式中，所述功能电路包括一个待测试电路，所述测试焊盘对应于所述一个待测试电路的引出端。

在一个实施方式中，所述功能电路包括多个待测试电路，所述多个待测试电路的引出端共用所述测试焊盘。

在一个实施方式中，所述方法还包括：所述控制器还被配置为将对所述功能电路进行测试所得的结果存储至所述存储器中。

根据另一个方面，本申请提供了一种对存储装置进行测试的方法，包括：向所述测试引脚施加激励信号；所述控制器经由所述测试焊盘接收所述激励信号；以及所述控制器基于所述激励信号触发对所述功能电路的测试。

在一个实施方式中，所述激励信号包括用于对所述功能电路进行测试的信号。