[发明专利]含片上ECC的信号处理电路和存储器

说明书

本申请实施例提供一种含片上ECC的信号处理电路和存储器，数据传输线路，包括：编码模块，用于生成ECC校验码，ECC校验码用于对原始数据在存储过程中发生的错误进行纠正；判断模块，用于输出第一控制信号；统计模块，用于输出第二控制信号；数据缓冲模块，用于根据第一控制信号，将待写入数据传输至全局数据线或将待写入数据进行翻转后传输至全局数据线；写入模块，控制全局数据线中的数据传输至本地数据线，且基于第三控制信号，判断全局数据线中的数据传输至本地数据线的过程中是否进行数据翻转；阵列区读写控制单元，用于将原始数据、ECC校验码、第二控制信号一并存入存储单元中；本申请旨在降低数据传输线路的低功耗和提高数据存储的可靠性等。

技术领域

本申请涉及半导体电路设计领域，特别涉及一种含片上ECC的信号处理电路和存储器。

背景技术

动态随机存储器(Dynamic Random Access Memory，DRAM)由于其存储密度高、传输速度快等特点，广泛应用于现代电子系统中。随着半导体技术的发展，DRAM技术越来越先进，存储单元的集成度越来越高；同时，各种不同的应用对DRAM的性能、功耗和可靠性等也都要求越来越高。

而现有具备片上检错纠错功能(on-die Error Correcting Code，on-die ECC)的存储器数据传输线路在功耗、可靠性等方面仍有改进空间，亟需设计一种能够降低数据传输功耗、提高存储可靠性的ECC存储器，进一步提高现有ECC存储器的综合性能，以面对各种不同应用场景的需求。

发明内容

本申请实施例提供一种含片上ECC的信号处理电路和存储器，以降低数据传输线路的低功耗和提高数据存储的可靠性等。

为解决上述技术问题，本申请实施例提供了一种含片上ECC的信号处理电路，用于向存储单元写入数据和读出数据，包括：编码模块，连接外部数据线，用于根据外部数据线中传输的原始数据生成ECC校验码，ECC校验码用于对原始数据在存储过程中发生的错误进行纠正；原始数据和ECC校验码构成待写入数据；判断模块，与编码模块和全局数据线连接，用于输出表征待写入数据与全局数据线当前传输的数据的差异位数是否超过第一预设值的第一控制信号；统计模块，与编码模块连接，用于输出第二控制信号，第二控制信号用于表征，待写入数据中高电平数据所占位数是否超过第二预设值；第二控制信号作为标记位数据存入存储单元中，以在读出数据的过程中，将第二控制信号读出；数据缓冲模块，与编码模块和判断模块，用于根据第一控制信号，将待写入数据传输至全局数据线或将待写入数据进行翻转后传输至全局数据线；写入模块，连接在本地数据线和全局数据线之间，控制全局数据线中的数据传输至本地数据线，且基于第三控制信号，判断全局数据线中的数据传输至本地数据线的过程中是否进行数据翻转，其中，第三控制信号用于表征第一控制信号的值和第二控制信号的值是否相同；阵列区读写控制单元，连接本地数据线，用于将原始数据、ECC校验码、第二控制信号一并存入存储单元中。

与相关技术相比，通过对比外部数据线和全局数据线中的数据差异，获取第一控制信号，判断是否进行第一次数据翻转，以降低在数据传输过程中，传输数据线翻转，节省数据传输的功耗；通过对比外部数据线中低电平数据和高电平数据的数量，获取第二控制信号，通过第一控制信号和第二控制信号获取第三控制信号，来判断全局数据线传输至本地数据线是否需要进行第二次数据翻转，以保证数据存储和读出的可靠性；通过获取第二控制信号，判断在读出时是否需要第三次翻转，以保证读出的数据为原始写入存储器的数据；同时，因为使用了片上ECC，可以修复数据在写入过程中因为翻转可能导致的数据错误，从而保证了数据存储的可靠性。

另外，阵列区读写控制单元还用于在读操作中，将存储单元中的原始数据、ECC校验码、第二控制信号读出至本地数据线上。