[发明专利]自对准的掩模形成方法

说明书

本发明提供一种自对准的掩模形成方法，通过刻蚀单晶硅基底形成离子注入或外延生长等工艺的掩模，可以使得掩模侧壁做的很直，降低了工艺难度，保证了工艺精度；只需一次光刻即可形成用于不同掺杂类型的离子注入或外延生长的掩模，具有自对准效果，避免嵌套对准的误差；通过在单晶硅基底中预埋介质层，去除第一掩模形成第二掩模的步骤停止于预埋介质层，避免由于第一掩模不同部位关键尺寸的差异导致刻蚀均匀性差异。

技术领域

本发明涉及一种自对准的掩模形成方法。

背景技术

现有半导体工艺中，通常需要进行多次离子注入或外延生长等步骤，一般采用厚光阻或氧化硅、氮化硅等介质层作为离子注入或外延生长的掩模。

随着便携式电子设备小型化、高度集成化需求的不断增加，半导体器件的关键尺寸（Critical Dimension）急剧缩小，例如CMOS图像传感器领域，随着高像素、小体积需求的不断提升，感光区和隔离区的离子注入深度越来越深，宽度越来越小，外延生长的沟槽深度也越来越深，宽度越来越小，所需掩模的深宽比达到例如10：1以上。

为形成所需的高深宽比的掩模，工艺难度加大，掩模侧壁很难做到很直，从而影响离子注入区域或外延层的形貌和精度；当需要形成不同掺杂类型的离子注入区域或外延层时，需要通过两次光刻分别形成用于不同掺杂类型的离子注入或外延生长的掩模，从而增加了嵌套对准的误差。

发明内容

本发明的目的在于提供一种自对准的掩模形成方法，降低工艺难度，保证利用掩模进行的离子注入或外延生长等工艺精度，具有自对准效果，避免嵌套对准的误差。

基于以上考虑，本发明提供一种自对准的掩模形成方法，包括：提供具有预埋介质层的单晶硅基底；刻蚀所述单晶硅基底形成第一沟槽，以所述第一沟槽之间的部分作为第一掩模；形成介质层填充第一沟槽，去除所述第一掩模停止于预埋介质层从而形成第二沟槽，以所述第二沟槽之间的部分作为第二掩模。

优选的，所述预埋介质层完全覆盖或者部分覆盖所述单晶硅基底。

优选的，所述提供具有预埋介质层的单晶硅基底的步骤包括：提供第一单晶硅基底，在所述第一单晶硅基底内部形成完全覆盖的预埋介质层，在所述第一单晶硅基底表面外延形成第二单晶硅基底；所述刻蚀单晶硅基底形成第一沟槽的步骤停止于预埋介质层。

优选的，所述提供具有预埋介质层的单晶硅基底的步骤包括：提供第三单晶硅基底，在所述第三单晶硅基底表面形成部分覆盖的预埋介质层，在所述第三单晶硅基底表面外延形成第四单晶硅基底。

优选的，所述第一掩模、第二掩模用于对所述单晶硅基底进行不同掺杂类型的离子注入或外延生长。

优选的，形成第一掩模之后，对所述单晶硅基底进行第一掺杂类型的离子注入，形成第一掺杂类型的离子注入区域；形成第二掩模之后，对所述单晶硅基底进行第二掺杂类型的离子注入，形成第二掺杂类型的离子注入区域。

优选的，所述第一掺杂类型的离子注入之前或多次离子注入之间，形成介质层覆盖所述第一沟槽底部和侧壁，通过控制所述第一沟槽底部的介质层的厚度，调节所述第一掺杂类型的离子注入区域的深度；通过控制所述第一沟槽侧壁的介质层的厚度，调节所述第一掺杂类型的离子注入区域的宽度。

优选的，所述第二掺杂类型的离子注入之前或多次离子注入之间，形成介质层覆盖所述第二沟槽底部和侧壁，通过控制所述第二沟槽底部的介质层的厚度，调节所述第二掺杂类型的离子注入区域的深度；通过控制所述第二沟槽侧壁的介质层的厚度，调节所述第二掺杂类型的离子注入区域的宽度。

优选的，形成所述第一掩模的步骤包括：通过光刻在单晶硅基底上形成图案化的第三掩模，刻蚀所述单晶硅基底从而形成第一沟槽，第一沟槽之间的单晶硅基底、预埋介质层与其上方的第三掩模共同作为第一掩模。

优选的，采用热氧化或沉积的方式形成覆盖所述第一沟槽、第二沟槽底部和侧壁的介质层。