[发明专利]GaN器件结构及其制备方法

说明书

本发明提供一种GaN器件结构及制备方法，制备包括：提供基底，基底包括底层硅、中间埋氧层及顶层硅，刻蚀顶层硅形成沉积凹槽，沉积凹槽显露中间埋氧层，在沉积凹槽的侧壁上至少形成GaN沟道及GaN沟道显露表面的势垒层，制备栅极电极、源极电极和漏极电极，以得到GaN器件。本发明的GaN器件结构及其制备方法，基于顶层硅中的沉积凹槽的设计，在沉积凹槽侧壁上选择性外延，可以实现Si衬底上集成GaN器件，并可同时集成Si器件。另外，基于本发明的上述设计，还可以有效减小器件尺寸，实现器件结构的小型化。

技术领域

本发明属于半导体器件制造技术领域，特别是涉及一种GaN器件结构及其制备方法。

背景技术

GaN材料的研究与应用是目前全球半导体研究的前沿和热点，是研制微电子器件、光电子器件的新型半导体材料，被誉为是继第一代Ge、Si半导体材料、第二代GaAs、InP化合物半导体材料之后的第三代半导体材料。它具有宽的直接带隙、强的原子键、高的热导率、化学稳定性好(几乎不被任何酸腐蚀)等性质和强的抗辐照能力。

然而，随着技术的发展及需求，GaN器件的小型化难以有效实现，另外，GaN器件与Si器件的有效集成也是本领域技术人员亟待解决的问题。

因此，如何提供一种GaN器件结构及其制备方法以解决现有技术的上述问题实属必要。

发明内容

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种GaN器件结构及其制备方法，用于解决现有技术中GaN器件的小型化难以有效实现及难以与Si器件有效集成等问题。

为实现上述目的及其他相关目的，本发明提供一种GaN器件结构的制备方法，所述制备方法包括如下步骤：

提供基底，所述基底自下而上包括底层硅、中间埋氧层及顶层硅；

在所述顶层硅上定义开窗区；

刻蚀所述顶层硅的所述开窗区以形成沉积凹槽，所述沉积凹槽显露所述中间埋氧层；

在所述沉积凹槽的侧壁上形成外延结构，所述外延结构至少包括GaN沟道及形成在所述GaN沟道显露表面的势垒层；

在所述外延结构上制备栅极电极、源极电极和漏极电极，以得到GaN器件。

可选地，所述基底的包括SOI衬底结构；或者，所述基底的形成方式为：提供硅衬底，在所述硅衬底中进行离子注入，以得到所述底层硅、所述中间埋氧层及所述顶层硅。

可选地，定义所述开窗区的方式包括：在所述顶层硅上形成掩膜材料层，并对其进行图形化形成图形化掩膜层，其中，所述图形化掩膜层中具有与所述开窗区对应的图形开口，以基于所述图形化掩膜层定义出所述开窗区，且基于所述图形化掩膜层刻蚀所述顶层硅形成所述沉积凹槽。

可选地，所述顶层硅表面为Si(100)面，所述沉积凹槽的侧壁为Si(111)面，所述沉积凹槽的纵截面形状包括倒梯形。

可选地，形成所述沉积凹槽的方式包括湿法刻蚀方法，形成所述沉积凹槽的化学试剂包括TMAH及KOH中的至少一种，刻蚀温度介于45-80℃之间。

可选地，所述GaN沟道层与所述沉积凹槽侧壁之间还形成有成核层，所述成核层的厚度介于5-50nm之间；和/或，所述顶层硅的厚度介于0.5-1μm之间；和/或，所述GaN沟道层的厚度介于100nm-1μm之间；和/或，所述势垒层的厚度介于5-30nm之间；和/或，所述GaN沟道层的侧壁与所述中间埋氧层表面间的夹角介于45-60°之间。

可选地，所述栅极电极、所述源极电极和所述漏极电极还连续地位于所述沉积凹槽显露的所述中间埋氧层上，以连接所述沉积凹槽两侧壁上的所述外延结构。