[发明专利]一种芯片边缘检测方法及装置

说明书

本发明公开了一种芯片边缘检测方法及装置，芯片包括至少一个存储区域，每个存储区域包括多个存储单元，包括：在向位于芯片边缘和/或存储区域边缘的各存储单元写入预设数据后，读取芯片边缘和/或存储区域边缘的各存储单元的数据作为读取数据；根据读取数据和预设数据，确定芯片边缘检测结果。本发明实施例提供的芯片边缘检测方法，不需要芯片原厂的边缘完整性检测电路的技术支持，无需额外设置相应的检测电路，能够简化芯片的检测过程，在芯片出厂前后均能够对芯片进行有效的检测与筛查，提高了半导体器件的成品的有效性能，保证了电子产品的质量以及可靠性；同时，能够实现对多个存储区域边缘的裂纹情况进行检测，进一步提高芯片的可靠性。

技术领域

本发明实施例涉及集成电路测试技术领域，尤其涉及一种芯片边缘检测方法及装置。

背景技术

芯片集成电路(IC,integrated circuit)的载体，由晶圆分割而成，切割晶圆后可能会造成芯片边缘崩边(Chipping)、裂纹(Chip Crack)等缺陷，芯片边缘缺陷是半导体器件严重的失效原因之一，半导体器件的质量直接决定着电子产品的大小、重量、应用方便性、寿命、性能和成本，关系到从器件到系统的有效链接以及微电子产品的质量和竞争力，因此检测芯片边缘的完整性情况，以提前对芯片进行筛选可保证电子产品的质量以及可靠性。

目前，边缘完整性检测电路(Chipping Detection Circuit,CDC)是检测高端集成电路芯片裂纹中比较常见的设计，图1是现有技术芯片边缘完整性检测电路的结构示意图，如图1所示，一般的做法是在芯片边缘做一圈回路，通过一个管脚(Pad1)发出信号，围绕芯片一周之后在另一个管脚(Pad2)接收。如果信号在规定时间内收到，则判定为芯片合格(Pass)，即无裂纹缺陷，如果信号在规定时间内没有回来，则判定为芯片不合格(Fail)，即可能存在裂纹缺陷。

但是，边缘完整性检测电路为芯片原厂的测试模式(Test Mode)，通常不对外开放使用权限，在对封装后的芯片进行测试时，代工厂无法对芯片进行有效筛查，且该边缘完整性检测电路只能检测芯片外周围，对于芯片内部各存储区的裂纹无法检测，而且对于存储芯片而言，芯片内部的存储区域(cell area) 边缘检测的意义更大。

发明内容

本发明提供一种芯片边缘检测方法及装置，以实现芯片边缘的完整性检测和芯片内部存储区域的边缘完整性检测。

第一方面，本发明实施例提供了一种芯片边缘检测方法，所述芯片包括至少一个存储区域，每个所述存储区域包括多个存储单元，包括：

在向位于芯片边缘和/或存储区域边缘的各所述存储单元写入预设数据后，读取所述芯片边缘和/或存储区域边缘的各所述存储单元的数据作为读取数据；

根据所述读取数据和所述预设数据，确定所述芯片边缘和/或存储区域边缘的检测结果。

可选的，所述存储区域还包括多条字线和多条位线，位于同一行的各所述存储单元共用所述字线，以及位于同一列的各所述存储单元共用所述位线；其中，与位于所述芯片边缘和/或存储区域边缘且沿行方向依次排列的各存储单元电连接的所述字线为第一字线；

在向位于芯片边缘和/或存储区域边缘的各所述存储单元写入预设数据后，读取所述芯片边缘和/或存储区域边缘的各所述存储单元的数据作为读取数据，包括：

向所述第一字线提供选址信号，以将预设数据写入至所述芯片边缘和/或存储区域边缘的所述存储单元中；

通过各条所述位线读取与所述第一字线电连接的各所述存储单元中存储的数据作为读取数据。

可选的，与位于所述芯片边缘和/或存储区域边缘且沿列方向依次排列的各存储单元电连接的所述位线为第一位线；

读取所述芯片边缘和/或存储区域边缘的各所述存储单元的数据作为读取数据，还包括：