[发明专利]一种FDSOI器件的标准单元库

说明书

本发明涉及一种FDSOI器件的标准单元库，其包括一个以上的标准单元，其特征在于：各标准单元的高度相同，所述标准单元由FDSOI器件组成，FDSOI器件包括背栅，利用FDSOI器件的背栅电压调节各标准单元的运行速度和漏电流。对背栅施加正向偏压与反向电压，可以调节器件的速度和漏电流，比如施加正向偏压，单元库的速度可以变快，或是施加反向电压漏电可变小。因此，在芯片设计上，可以利用同一高度的单元库，即可调节不同的速度、漏电流。

技术领域

本发明涉及半导体器件制备领域，尤其设计一种FDSOI器件的标准单元库。

背景技术

随着集成电路中核心MOS器件特征尺寸的不断缩减，受短沟道效应的影响，传统的平面体硅器件已经达到了物理极限。当前的标准单元库(Standard Cell Library)的开发和设计主要集中在平面体硅(Bulk Silicon)工艺和之后的鳍式场效应晶体管(FinFET)工艺上。

当CMOS工艺进入28nm节点之后，全耗尽绝缘体上硅(Fully depleted Silicon-On-Insulator,FDSOI)器件成为了替代体硅MOS器件的一种选择。FDSOI器件的漏电流较小，可用于对芯片功耗要求较高的领域。另外，与FinFET工艺相比，FDSOI工艺的需要的光刻板数量少，工艺成本低。

标准单元库的选择非常重要，选择一套适合的库，对于芯片时序收敛，物理收敛，以及最终芯片的PPA(performance Power Area)都非常重要。单元库的高度是按照track来区分的，比如7T，9T，12T，指的是这些库中标准单元的高度是7个track，9个track，12个track。大致上来说，高度越高，占用的面积就越大，提供的速度就越快，随之而来的功耗也就越高；反之，高度越低，占用面积越小，提供的速度就越慢，但是漏电流变小，功耗也随之降低。同时，通过改变器件栅极金属层厚度，掺杂浓度等，可以将标准单元库分为Low Vt(LVT)：速度最快，但是漏电最大；Regular Vt(RVT):速度与漏电居中；High Vt(VT)：速度最慢，但是漏电最小。因此，在设计单元库的时候，除了考虑tack的大小，还需要考虑阈值电压的高低。

传统体硅工艺所提供的标准单元库为了满足器件的运行速度，又满足对漏电流的要求，采用多个具有不同阈值电压的标准单元来实现电路运行性能及功耗进行平衡，即一个标准单元库中要采用高度不同的标准单元，这在无形中提高了工艺难度和制备成本。

发明内容

为了解决上述技术问题，本发明提出了一种FDSOI器件的标准单元库，可以在较高高度的标准单元库速度不变的情况下，降低漏电和功耗。本发明具体采用了如下技术方案：

一种FDSOI器件的标准单元库，其包括一个以上的标准单元，其特征在于：各标准单元的高度相同，所述标准单元由FDSOI器件组成，FDSOI器件包括背栅，所述背栅施加电压以调节各标准单元的运行速度和漏电流。

与现有技术相比，本发明具有以下有益的技术效果：FDSOI技术由于其特有的背部偏压工艺(Back Bias)存在，使得能够通过背部偏压的调整来实现对晶体管沟道形成的影响，从而能够在较高高度的标准单元库速度不变的情况下，降低漏电和功耗，相比较传统体硅工艺而言，FDSOI达到了面积小，速度高，功耗增加不大的要求。在一个实施例中，在28纳米工艺中各标准单元的高度为9T。

本发明利用RBB与FBB，对一个固定track的单元库(这些单元库包括长沟道与短沟道)，因为器件的阈值电压改变后，可以调节器件的速度和漏电流，比如施加正向偏压(forward body bias，FBB)，单元库的速度可以变快，或是施加反向电压(reverse bodybias，RBB)漏电可变小。因此，在芯片设计上，可以利用同一track的单元库，即可调节不同的速度、漏电流，而现有技术中，必须用不同track的单元库，才能实现不同的速度和漏电流。

附图说明