[发明专利]半导体装置

说明书

实施方式提供能够小型化的半导体装置。实施方式的半导体装置具备半导体基板、设置于上述半导体基板的上表面的第1晶体管、以及设置于上述第1晶体管的上方并连接于上述第1晶体管的栅极的第1电容器。在上述栅极与上述半导体基板之间能够流通隧道电流。

关联申请

本申请享受以日本专利申请2019－168419号(申请日：2019年9月17日)为基础申请的优先权。本申请通过参照该基础申请，包含基础申请的全部的内容。

技术领域

实施方式涉及半导体装置。

背景技术

以往以来，制造将逻辑电路和存储元件混合搭载的半导体装置。在这样的半导体装置中也要求存储元件的小型化。

发明内容

实施方式提供能够小型化的半导体装置。

实施方式的半导体装置具备半导体基板、设置于上述半导体基板的上表面的第1晶体管、以及设置于上述第1晶体管的上方并连接于上述第1晶体管的栅极的第1电容器。在上述栅极与上述半导体基板之间，能够流通隧道电流。

附图说明

图1是表示实施方式的半导体装置的电路图。

图2是表示实施方式的半导体装置的存储元件的电路图。

图3是表示实施方式的半导体装置的俯视图。

图4是表示实施方式的半导体装置的俯视图。

图5是表示实施方式的半导体装置的俯视图。

图6是表示实施方式的半导体装置的俯视图。

图7是表示实施方式的半导体装置的俯视图。

图8是表示实施方式的半导体装置的俯视图。

图9是基于图3～图8所示的A－A’线的截面图。

图10是基于图3～图8所示的C－C’线的截面图。

图11是基于图3～图8所示的C－C’线的截面图。

图12是基于图3～图8所示的D－D’线的截面图。

图13是基于图3～图8所示的E－E’线的截面图。

图14是基于图3～图8所示的F－F’线的截面图。

图15是表示实施方式的半导体装置的动作中对各布线施加的电位的表。

具体实施方式

以下，对本发明的实施方式进行说明。

图1是表示本实施方式的半导体装置的电路图。

图2是表示本实施方式的半导体装置的存储元件的电路图。

图3～图8是表示本实施方式的半导体装置的俯视图。图3～图8表示从下层朝向上层逐渐不同的平面。

图9是基于图3～图8所示的A－A’线的截面图。

图10是基于图3～图8所示的B－B’线的截面图。

图11是基于图3～图8所示的C－C’线的截面图。

图12是基于图3～图8所示的D－D’线的截面图。

图13是基于图3～图8所示的E－E’线的截面图。

图14是基于图3～图8所示的F－F’线的截面图。

另外，各图是示意性的图，被适当夸张以及省略。此外，在图之间，各部分的位置关系以及纵横比严密地讲并不一致。