[发明专利]一种APUF电路结构

说明书

本发明提出一种APUF电路结构，涉及信息安全技术领域。APUF电路包括：信号延时抵消模块、上延时模块、下延时模块、上仲裁选择模块、下仲裁选择模块及最终仲裁器。上、下延时模块采用类DAPUF电路，分别由4条信号链路组成，其中任意两条信号链路经仲裁选择模块后获取最快和最慢的延时链路。将上延时模块的最快延时链路和下延时模块的最慢延时链路，或上延时模块的最慢延时链路和下延时模块的最快延时链路，经过最终仲裁后获得最终响应输出。每条信号链路中，上升沿信号传输路径由激励信号决定。APUF电路结构，减少资源消耗量，提高APUF电路结构的唯一性、随机性和可靠性。

技术领域

本发明涉及信息安全技术领域，具体涉及一种APUF电路结构。

背景技术

近年来，随着物联网以及射频识别技术的迅速发展，嵌入式系统已经广泛应用于人们生活中的各种场合，从医疗器械、汽车制造到航空电子以及工业互联网，这些嵌入式设备的安全性，隐私性已经成为人们极为关注问题。然而这些系统不具有抵抗硬件攻击的能力，很容易被提取身份认证信息，从而被复制替代。传统的方式是利用一些加密协议来保护嵌入式系统的安全性，这种安全性主要是基于EEPROM，Flash等非易失性寄存器(Non-volatile Memory，NVM)进行安全认证与密钥存储。然而，基于NVM的存储机制需要在集成电路制造过程中加入浮栅晶体管工艺，增加制造成本。同时，NVM存储机制易受侵入式攻击等多种物理攻击的威胁。这将会导致大量的信息泄露，信息安全受到威胁。同时大多数情况下传统电子器件都存在计算能力差，资源受限的问题，所以，在这种背景下，物理不可克隆函数(Physical Unclonable Function，PUF)的概念被提出来用于抵抗硬件攻击。

PUF是基于硬件部件生产工艺中的细微偏差而设计。这些制造差异很容易被提取出来，但是很难去复制。PUF可以看成是一个物理函数。当给定一个已知激励，这个函数将会产生一个对应唯一的响应。这个响应同时取决于PUF所在物理单元的纳米级结构。这些物理制造差异是唯一的，可以被提取出来用作身份认证，同时也可以用作加密协议中的密钥生成等领域。PUF一般被分为“强PUF”(Strong PUF)与“弱PUF”(Weak PUF)两类：强PUF具有指数级的激励响应对(Challenge Response Pairs，CRPs)，主要用于安全认证；弱PUF的响应输出数量与电路规模呈正比，主要用于密钥、ID等关键信息存储。本发明所设计的一种高安全性APUF(Arbiter PUF)电路结构是一种“强PUF”，具有较大的激励响应空间。

目前，APUF作为主要被研究的“强PUF”，提高其唯一性是研究重点，但是各类提高唯一性的技术方案在资源消耗、可靠性、随机性上还有较多需要改进的地方。

发明内容

为解决现有技术中存在的问题，本发明提出一种的APUF电路结构，相比标准APUF电路结构和传统DAPUF电路结构，在减少资源消耗量的基础上同时提高APUF电路结构的唯一性、随机性和可靠性。

为解决上述技术问题，本发明提出如下技术方案：

本发明提出的一种APUF电路结构是FPGA(Field-Programmable Gate Array)上实现。APUF电路结构，包括：信号延时抵消模块、上延时模块、下延时模块、上仲裁选择模块、下仲裁选择模块以及最终仲裁器。

其中，信号延时抵消模块由3个LUT(Look-Up-Table)组成，上延时模块和所述下延时模块均采用类DAPUF(Double APUF)电路，上延时模块包含第一信号链路、第二信号链路、第三信号链路和第四信号链路这4条并行的信号链路，下延时模块包含第五信号链路、第六信号链路、第七信号链路和第八信号链路这4条并行的信号链路。