[发明专利]基于最大延时子链与最小延时子链级联的APUF电路有效
| 申请号： | 201910428090.7 | 申请日： | 2019-05-22 |
| 公开（公告）号： | CN110232293B | 公开（公告）日： | 2020-11-17 |
| 发明（设计）人： | 李冰;李正;陈帅;陈剑;淡富奎 | 申请（专利权）人： | 东南大学 |
| 主分类号： | G06F21/75 | 分类号： | G06F21/75 |
| 代理公司： | 南京经纬专利商标代理有限公司 32200 | 代理人： | 熊玉玮 |
| 地址： | 214135 江*** | 国省代码： | 江苏;32 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明涉及信息安全技术领域，具体涉及基于最大延时子链与最小延时子链级联的APUF电路。APUF电路包括：阶跃信号产生器模块、上通路电路模块、下通路电路模块和仲裁器模块。上、下通路电路模块均由最大延时子链与最小延时子链级联构成。上、下通路电路模块中级联的最大延时子链数量与最小延时子链数量相同，并且上通路电路模块中级联的延时子链的总数量，与下通路电路模块中级联的延时子链的总数量相同。其中最大延时子链的仲裁器是与门，最小延时子链的仲裁器是或门。该抗攻击APUF电路增加了非线性，具有一定抗攻击能力、较高唯一性、以及与其他抗攻击方案相比稳定性下降较少的优点。 | ||
| 搜索关键词： | 基于 最大 延时 最小 级联 apuf 电路 | ||
【主权项】：
1.基于最大延时子链与最小延时子链级联的APUF电路，其特征在于：所述APUF电路，包括：阶跃信号产生器模块、上通路电路模块、下通路电路模块和仲裁器模块，其中，上通路电路模块为由最大延时子链和最小延时子链级联构成的上通路(X)，下通路电路模块为由最大延时子链和最小延时子链级联构成的下通路(Y)；阶跃信号产生器模块向上通路电路模块、下通路电路模块同时提供阶跃信号，仲裁器模块接收经上通路(X)传输的阶跃信号和经下通路(Y)传输的阶跃信号，仲裁器模块比较上下两通路输出信号的快慢，当上通路(X)的输出信号比下通路(Y)的输出信号先到达时，仲裁器输出1，否则输出0，仲裁器模块的输出结果为APUF电路的输出信号。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于东南大学，未经东南大学许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201910428090.7/，转载请声明来源钻瓜专利网。
- 同类专利
- 数据处理装置及方法-202310801174.7
- 黄远广 - 鼎道智芯（上海）半导体有限公司
- 2023-06-30 - 2023-10-27 - G06F21/75
- 本申请实施例公开了一种数据处理装置及方法，所述装置包括：第一随机处理模块，用于采用随机分频系数对初始时钟信号进行分频，产生第一时钟信号；处理模块，与所述第一随机处理模块连接，用于基于所述第一时钟信号，对待处理数据进行处理。
- 基于加载指令依赖链的RISC-V处理器防御幽灵攻击方法-202310570941.8
- 韩军;刘逸凡;王凯旋;秦心宇 - 复旦大学
- 2023-05-19 - 2023-09-29 - G06F21/75
- 本发明属于集成电路设计领域，具体为基于加载指令依赖链的RISC‑V处理器防御幽灵攻击的方法。本发明方法包括在BOOM流水线中添加推测污染追踪表和寄存器依赖前馈逻辑和发射单元内的判断逻辑来阻止非安全的指令信息在脱离错误推测路径之前被发射，以此来实现防御幽灵攻击。本发明在不大规模更改流水线架构的情况下，在发射阶段之前增加对加载指令的依赖链的追踪，如果在相同推测路径下的寄存器依赖链上的最老的加载指令脱离了错误路径，则整条依赖链上的加载指令都变为安全，并可以被发射。该种方式可以成功防御Spectre等攻击变体，同时相比传统的非安全的情况下所有加载指令都被阻止的情形该方案在性能上的开销损失相对较小。
- 带有销毁结构的抗攻击芯片的装置及抗攻击方法-201910143800.1
- 赵毅强;甄帅;李跃辉;辛睿山 - 天津大学
- 2019-02-25 - 2023-09-19 - G06F21/75
- 本发明涉及芯片技术，信息安全，为形成一个安全高效的芯片系统。为此，本发明采取的技术方案是，带有销毁结构的抗攻击芯片的装置和抗攻击方法，由控制核心模块、攻击检测模块、销毁模块、时钟切换模块与电源切换模块、用户数据接口构成，其中：控制核心模块包括数字控制电路和读出电路；攻击检测模块作为抗攻击芯片的攻击检测；时钟切换模块给芯片数字部分产生工作时钟；销毁模块中存在销毁电路用于抹除数据存储器中的数据；用户通过用户数据接口控制芯片，兼容多种通讯协议。本发明主要应用于集成电路芯片设计制造场合。
- 一种基于电流比较的高可靠性顶层保护电路及芯片-202310689172.3
- 廖健生;文冠果 - 珠海天威技术开发有限公司
- 2023-06-09 - 2023-09-08 - G06F21/75
- 本发明提供一种基于电流比较的高可靠性顶层保护电路及芯片，其中，基于电流比较的高可靠性顶层包括：第一顶层保护电路，第一顶层保护电路包括偏置电流产生电路、电流检测电路、电流比较电路，偏置电流产生电路分别连接电流检测电路与电流比较电路，电流检测电路连接电流比较电路，偏置电流产生电路向第一支路与第二支路提供偏置电流，通过放大器、第一对地电阻、第二对地电阻、第一金属走线、第二金属走线的设置，使得第三支路的电流与第一金属走线以及第二金属走线的状态关联，电流比较电路获取第三支路的电流并与设定好的比较电流比较，使逻辑门输出的信号与第一金属走线以及第二金属走线的状态关联。本发明的顶层保护电路功耗可控，可靠性高。
- 芯片的数据保护方法、装置、芯片、电子设备及存储介质-202310889754.6
- 陆钊 - 北京芯驰半导体科技有限公司
- 2023-07-19 - 2023-08-22 - G06F21/75
- 本申请公开了芯片的数据保护方法、装置、芯片、电子设备及存储介质，所述芯片的数据保护方法包括：应用于芯片上，所述芯片包括内部端口和外部端口，所述内部端口上设有至少一个第一接口，所述外部端口上设有至少一个第二接口，所述方法包括：基于随机生成的配置文件，确定至少一个所述第一接口与对应的所述第二接口之间的链路信息；基于所述链路信息，建立所述内部端口与所述外部端口之间的数据链路。本申请隔断芯片的内部端口与外部端口的映射关系，通过随机生成的配置文件确定链路信息以及数据链路，对芯片的内部端口与外部端口的映射关系进行扰乱，提升逆向攻击时破解芯片端口对应关系的难度与门槛。
- 用于密码算法IP核的蜜罐模块-201911131144.X
- 付彦淇;何全;曾永红;王晖;周津 - 天津津航计算技术研究所
- 2019-11-19 - 2023-07-28 - G06F21/75
- 本发明属于数字芯片设计技术领域，具体涉及一种用于密码算法IP核的蜜罐模块。该蜜罐模块，检测当前的密码算法IP核在应用时是否受到攻击，并在受到攻击时返回加扰数据，增强密码算法IP核的安全性。本发明有益效果在于，当密码算法IP核在受到攻击时，保护密钥等敏感数据不易被窃取，从而增强密码算法IP核的安全性。
- 一种基于芯片-PCB延时的混合型PUF电路及生成响应方法-202210093880.6
- 贺章擎;鲁犇;陈备;曹文君;柯涛;万美琳 - 湖北工业大学
- 2022-01-26 - 2023-07-04 - G06F21/75
- 本发明涉及集成线路板防伪认证领域，具体为一种基于芯片‑PCB延时的混合型PUF电路及生成响应方法。包括：片内可配置瞬态效应环形振荡器(TERO PUF)电路：用于产生含有芯片“延时指纹”信息的振荡次数，并将内外延时信息进行混合建立起耦合关系，最终产生用于芯片‑PCB系统级防伪认证的数字ID；片外延时电路：串联在所述TERO PUF反馈环之间，用于提取印制电路板特有的“延时指纹”信息。本发明对外部资源的消耗很小，仅需要用到4个Pad引脚和两条延时电路，即可生成大量的激励响应对。
- 芯片及其混淆电路-202222001855.9
- 吴志勇;吴星澳;马含笑 - 深圳市奥星澳科技有限公司
- 2022-07-29 - 2023-06-13 - G06F21/75
- 本实用新型提供了一种芯片及其混淆电路，涉及集成电路技术领域。其中，该混淆电路包括：输出单元、控制单元、混淆单元，输出单元将原始比特数据传输至控制单元，控制单元将原始比特数据传输至混淆单元，混淆单元将原始比特数据进行编码得到编码比特数据，控制单元控制混淆单元输出与编码比特数据相应的单比特数据。本实用新型将芯片数据输出从单个比特数据变为多个比特数据，有效提高了芯片的防攻击能力。本实用新型解决了相关技术中芯片内部数据容易被破解的问题。
- 一种双核锁步容错下的处理器抗DPA攻击系统-202010376980.0
- 黄凯;陈群;蒋小文 - 浙江大学;南方电网科学研究院有限责任公司
- 2020-05-07 - 2023-05-23 - G06F21/75
- 本发明涉及微控制器领域，提出了一种双核锁步容错下的处理器抗DPA攻击系统包括主处理器和从处理器，还包括随机延迟使能模块和读操作存储区；所述随机延迟使能模块用于控制从处理器的随机延迟；所述读操作存储区用于存储主处理器读取过的指令和数据，提供从处理器正确的指令和数据；所述主处理器和从处理器在运行中包括同步运行阶段和失步运行阶段。本发明通过总线层面的修改，在保证原有双核锁步正常工作的同时，进行时间及振幅维度上的双重功耗隐藏，以实现双核锁步容错下的处理器的抗DPA攻击特性，具有安全性能高，处理简单，投入成本低的优点。
- FPGA的IP核加载方法、装置及电子设备-201811449677.8
- 张军 - 阿里巴巴集团控股有限公司
- 2018-11-29 - 2023-05-02 - G06F21/75
- 本发明实施例提供一种FPGA的IP核加载方法、装置及电子设备，其中，方法包括：从插接在物理机上的FPGA的管理PF中获取所述FPGA的BAR空间信息；基于所述物理机的操作系统配置给所述FPGA的原始BAR空间信息对所获取的所述BAR空间信息进行正确性验证；如果验证通过，则向所述FPGA的BAR空间传输IP核数据，所述FPGA的管理PF执行所述IP核数据的加载流程。本发明实施例的方案，能够在FPGA提供服务的物理机中，通过保证FPGA的BAR空间的安全性，提高向FPGA加载IP核的安全性。
- 一种延迟PUF电路及其控制方法与可信物联网系统-202211653264.8
- 吕洁印;周受钦;廖星星;胡沄松;郑力;颜小威 - 深圳中集智能科技有限公司
- 2022-12-22 - 2023-01-24 - G06F21/75
- 本发明提供一种延迟PUF电路及其控制方法与可信物联网系统。延迟PUF电路基于区域扫描链电路，采用硬件嵌入式路径延迟PUF，该延迟PUF电路包括时钟生成器、待测宏、寄存器、PUF码存储器、区域扫描链电路控制器和采样分析器。延迟PUF电路及其控制方法通过使用功能本身的核心逻辑，利用大量现有逻辑功能中的熵，降低了再生过程中位翻转错误的概率，也降低了环境对该PUF电路的稳定性影响。可信物联网系统实现嵌入PUF的物联网设备的统一身份认证，保证了物联网设备的可信性。能够比较不同长度数据传递路径的能力；消除了对特殊设计的、布局相关的延迟元件的需要；具有低面积和受外界影响小的设计；采用硬件嵌入式PUF，无需额外的测试资源。
- 一种缓存侧信道攻击防御方法及装置-202110649043.2
- 王辰昱;吴永铮;葛治国 - 华为技术有限公司
- 2021-06-10 - 2022-12-13 - G06F21/75
- 本申请提供一种缓存侧信道攻击防御方法及装置，涉及信息安全技术领域，可用于在保证缓存利用率和降低缓存性能开销的同时，防御攻击者基于缓存侧行信道攻击获取安全进程的机密信息。其中，所述缓存包括P个缓存线，P为正整数，所述方法包括：接收来自处理核的数据访问请求，所述数据访问请求包括目标物理地址；若所述目标物理地址来自所述安全进程，根据所述P个缓存线对应的密钥确定所述P个缓存线对应的缓存索引；根据所述P个缓存线对应的缓存索引和所述目标物理地址，处理所述数据访问请求。
- 用可配置电路进行逻辑电路替换的系统和方法-202210462916.3
- N·多雷拉杰;D·克莱特 - 英特尔公司
- 2022-04-28 - 2022-12-06 - G06F21/75
- 提供了用于保护集成电路的电路设计的方法和系统。在电路设计的至少一部分中识别要替换的逻辑电路。用比特流和包括存储器电路的可配置电路替换电路设计中的逻辑电路。针对集成电路生成包括可配置电路的转换后的电路设计。当比特流存储在可配置电路中的存储器电路中时，转换后的电路设计中的可配置电路执行逻辑电路的逻辑功能。
- 一种基于DCVS逻辑的三输入混淆运算电路-201910719484.8
- 那谱丹;张跃军;孙嘉昕;戴晟;徐渊博 - 宁波大学
- 2019-08-05 - 2022-11-22 - G06F21/75
- 本发明公开了一种基于DCVS逻辑的三输入混淆运算电路，包括第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、第五PMOS管、第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管、第五NMOS管、第六NMOS管、第七NMOS管、第八NMOS管、第九NMOS管和十六个动态节点，每个动态节点分别具有表示通路的真实连接状态和表示断路的虚拟连接状态，动态节点的真实连接状态采用真实孔实现，动态节点的虚拟连接状态采用虚拟孔实现；优点是通过配置十六个动态节点可以实现不同的功能，攻击者在对十六个动态节点未知的情况下无法通过逆向工程破解逻辑门的功能，可以同时防御功耗分析攻击和逆向工程攻击，安全性高。
- 一种利用阈值电压限定的数据选择器-201811451314.8
- 汪鹏君;李立威;张跃军;陈博;李刚 - 宁波大学
- 2018-11-30 - 2022-11-11 - G06F21/75
- 本发明公开了一种利用阈值电压限定的数据选择器，包括两个与门、一个或门和三个缓冲器，两个与门和或门的工作逻辑分别为三相双轨预充逻辑，数据选择器在一个周期内实现一次求值运算，且一个周期内分为三个阶段，当放电控制信号和预充控制信号进入低电平时，数据选择器进入预充阶段；当求值信号由低电平变为高电平时，数据选择器实现求值运算，实现电路的功能，当放电控制信号由低电平变为高电平时，数据选择器进入放电状态，为下一次的求值运算做好准备；优点是防御逆向工程攻击的同时具有抗DPA攻击的特性，功耗较低。
- 一种基于petri网的芯片安全分析方法-202010961682.8
- 杨达明;高成;黄姣英 - 北京航空航天大学
- 2020-09-14 - 2022-10-11 - G06F21/75
- 一种基于petri网的芯片安全分析方法，它有五大步骤：一、分析芯片的行为及描述文件及其层级；二、建立底层单元的petri网模型；三、将底层单元Petri网模型集成为中间单元Petri网模型；四、建立顶层单元Petri网模型；五、基于Petri网模型开展可信性分析与硬件木马攻击诊断。该发明主要针对硬件木马对芯片的安全危害进行分析，并提出芯片安全分析方法，基于petri网模型定量分析芯片安全性的新方法，为集成电路安全性度量和防护提供一种思路。
- 一种抗电磁分析的防护电路-202220916872.2
- 邹铛铛;杨威;贾津 - 国民技术股份有限公司
- 2022-04-20 - 2022-08-19 - G06F21/75
- 本实用新型公开了一种抗电磁分析的防护电路，用于电子电路领域，包括：振荡电路模块以及敏感电路模块；振荡电路模块，与安全芯片的电源输入端相连，用于将电源输入端输入的时钟方波信号转换为第一电磁信号；敏感电路模块，与振荡电路模块相连，用于根据敏感电路模块的外部温度环境产生相应的电流信号，并将电流信号输入振荡电路模块，以使得振荡电路模块根据电流信号以及第一电磁信号输出第二电磁信号，第二电磁信号结合需保护电路处理数据产生的第三电磁信号得到目标电磁信号。此时，外部采集到的信号为随温度变化的目标电磁信号，减小了安全芯片的数据与目标电磁信号的相关性，增加了抗电磁分析能力。
- 用于处理存储在存储器中的数据的方法和装置-202210111421.6
- 埃里克·温格;斯特芬·桑尼卡尔布 - 英飞凌科技股份有限公司
- 2022-01-29 - 2022-08-09 - G06F21/75
- 提出一种用于处理存储在存储器中的数据的方法，其中当对数据执行运算时，根据功能设定删除数据。
- 基于字节混淆的强PUF抗机器学习攻击方法-202210485413.8
- 马雪娇;李刚 - 温州理工学院
- 2022-05-06 - 2022-08-02 - G06F21/75
- 本发明公开了一种基于字节混淆的强PUF抗机器学习攻击方法，将强PUF在原始激励信号后产生输出响应，将该输出响应作为中间输出响应反馈到激励端，得到中间激励向量组，然后再将中间激励向量组中各个行向量分组后采用到8比特SBox中进行字节混淆处理，得到各个行向量对应的混淆后的行向量，由于中间输出响应不可预测且不对外公开，因此原始激励信号CH被中间响应信号R
- 一种具有优良DPA抗性S盒的构造方法-202010088063.2
- 徐友乐;王启春 - 南京师范大学
- 2020-02-12 - 2022-06-07 - G06F21/75
- 本发明公开了一种具有优良DPA抗性S盒的构造方法，涉及信息安全技术领域，本发明可以得到具有优良DPA抗性的S盒，也可以用于提升已有S盒的DPA抗性，同时其他诸如非线性度，代数次数，差分一致性，绝对值指标等等重要密码学性质会保留下来。通过对比，本发明方法得到的S盒，其DPA抗性明显优于现有实用的S盒，而其他各类重要密码学性质相同，从而具有更强的安全性和实用性。
- 一种SoC安全芯片抗侧信道攻击方法及抗侧信道攻击的电子系统-202011363110.6
- 张鲁国;彭金辉;刘武忠;卫志刚;孙晓鹏;乔少虎 - 郑州信大捷安信息技术股份有限公司
- 2020-11-28 - 2022-03-22 - G06F21/75
- 本发明提供一种SoC安全芯片抗侧信道攻击方法及电子系统。该方法包括：每接收到待处理的明文数据后，则对所述待处理的明文数据执行至少一回密码运算，每回密码运算包括至少两次密码运算，具体包括：生成随机数R0，并根据R0确定每次密码运算的密码参数的真伪组合方式与真伪密码运算的先后顺序；根据每次密码运算的密码参数的真伪组合方式，进行本回密码运算；若本回密码运算中的至少一次密码运算的密码参数皆为真，则保留密码参数皆为真的密码运算的运算结果，丢弃密码参数中的至少一个参数为伪的密码运算的运算结果；若执行完本回密码运算后，还有仍未进行密码运算的明文数据，则进行下一回密码运算，否则所述待处理的明文数据的密码运算结束。
- 基于铁电晶体管的物理不可克隆函数结构及注册方法-202111413132.3
- 李学清;郭欣瑞;马啸阳;吴珏键;孙博然;李泰昕;王健丰;刘勇攀;杨华中 - 清华大学
- 2021-11-25 - 2022-03-15 - G06F21/75
- 本申请公开了一种基于铁电晶体管的物理不可克隆函数结构及注册方法、装置，其中，结构包括：阵列电路为通过多个铁电晶体管电路结构单元电气连接构成多行多列的阵列结构，每一行电路结构单元的字线相连，且连接至译码电路，每一列电路结构单元的位线和感测线相连，且位线连接至驱动电路，感测线连接至感测电路；驱动电路用于驱动阵列电路的字线和位线；译码电路用于输入挑战信号，并将输入挑战信号译码为相应的地址；感测电路用于通过利用阵列电路中的铁晶体管极化状态随机翻转特性由输入挑战信号生成输出响应信号数据。本申请的实施例利用铁电晶体管的极化状态的随机性和多样性，实现可重构的物理不可克隆函数，具有低功耗优势。
- 一种用于飞腾处理器的硬件防抄板电路-202111246737.8
- 袁坤;李文聪;朱洋洋;杜垠萱 - 天津市英贝特航天科技有限公司
- 2021-10-26 - 2022-03-01 - G06F21/75
- 本发明公开了一种用于飞腾处理器的硬件防抄板电路，包括温度传感器模块、CPLD电路模块、飞腾处理器模块和UEFI固件模块；所述温度传感器模块、CPLD电路模块、飞腾处理器模块和UEFI固件模块依次相连，所述温度传感器模块包括两个8bit用户可读可写寄存器，用于记录开机密文；所述CPLD电路模块用于实现对所述寄存器数据的读取，并受控于飞腾处理器的ACPI电源控制脚PWR_CTL0、PWR_CTL1，根据飞腾处理器这两个管脚的控制，CPLD决定是否向飞腾处理器产生复位信号RST。本发明的优越性在于：使用了温度传感器模块作为开机密文的存储器，CPLD程序是存储在芯片内部的，对其程序的破解是十分困难的，因此，通过多种加密手段，本发明可以达到针对飞腾处理器的防抄板目的。
- 一种SM2算法的掩码运算方法及装置-202010968059.5
- 彭金辉;雷宗华;习道彬;卫志刚;刘武忠 - 郑州信大捷安信息技术股份有限公司
- 2020-09-15 - 2022-02-18 - G06F21/75
- 本发明属于SM2密码算法技术领域，具体涉及一种SM2算法的掩码运算方法及装置，掩码运算方法是通过预置点和随机数的方式将进行[k]G运算中的随机数k进行掩盖，SM2算法运算过程中[k]G计算具体包括：在芯片内部预置点P0＝[n‑r]G和第一随机数r；P0为有限域椭圆曲线上的点，n为椭圆曲线的阶数，G为椭圆曲线上的基点；在芯片内部生成第二随机数d，计算生成点P1＝[d]G；通过第一随机数r和第二随机数d计算生成第三随机数k＝d‑r；计算生成点P2＝[k]G＝[d‑r]G＝[d]G‑[r]G＝[d]G+[n‑r]G＝P0+P1，本发明掩码运算装置包括预置模块、随机数生成模块、随机数运算模块和点乘运算模块、点加运算模块；能增强真实参数信息k和功耗分析获取信息的破解难度，有效应对功耗分析攻击。
- 一种利用填充缓存抵御Cache边信道攻击的方法-201911113107.6
- 郑重;黄立波;郭维;雷国庆;王永文;王俊辉;隋兵才;郭辉;孙彩霞;倪晓强 - 中国人民解放军国防科技大学
- 2019-11-14 - 2022-02-08 - G06F21/75
- 本发明公开了一种利用填充缓存抵御Cache边信道攻击的方法，步骤包括：存储指令执行，当发生高速缓存未命中（Cache miss）时分配填充缓存；填充缓存将数据请求发送到下一级存储；等待下一级存储返回数据；填充缓存将数据传递给对应指令；等待指令提交后，将数据从填充缓存写入高速缓存，然后释放填充缓存；若指令被清除，则直接释放填充缓存。本发明在指令提交后再将数据写入高速缓存，可抵御Cache边信道攻击，并且具有实现简单、硬件开销小的优点。
- 一种在芯片中防差分功率分析攻击的实现方法及装置-201911301787.4
- 陆舟;于华章 - 飞天诚信科技股份有限公司
- 2019-12-17 - 2022-02-01 - G06F21/75
- 本发明公开一种在芯片中防差分功率分析攻击的实现方法及装置，该方法包括芯片判断是否存在待处理数据，是则判断第二存储区中的数据长度是否小于预设长度，否则对第二存储区中的数据进行填充，对第二存储区中的数据进行压缩运算，根据压缩运算结果更新第一存储区；当判断第二存储区中的数据长度小于预设长度时将待处理数据存储到第二存储区，返回芯片判断是否存在待处理数据；当判断第二存储区中的数据长度等于预设长度则对第二存储区中的数据进行压缩运算，根据压缩运算结果更新第一存储区，返回芯片判断是否存在待处理数据。该方法可以有效地达到防差分功率分析攻击的目的。
- 一种基于上下拉网络的双轨抗功耗攻击门电路设计方法-202110915740.8
- 姚茂群;薛紫微 - 杭州师范大学
- 2021-08-10 - 2021-12-17 - G06F21/75
- 本发明提供一种基于上下拉网络的双轨抗功耗攻击门电路设计方法。本方案采用双轨预充电逻辑，结合两个基于上下拉网络的单轨“与门”和“与非门”实现双轨“与门”，用双轨信号代替传统的单轨信号。本设计的单轨门电路仅使用4个晶体管，在单个时钟周期中使用行波流水预充电方法实现功耗平恒。实现了在每个时钟周期门电路的输出端在任何情况下只有一个“0”‑“1”信号的跳变，实现了电路功耗的恒定；同时具有晶体管数量少、单个双轨“与门”仅需8个晶体管，电路成本较低且功耗低的优点。
- 一种功耗均衡的指令调度优化方法、系统、装置及介质-202110946882.0
- 粟涛;杨鑫 - 中山大学
- 2021-08-18 - 2021-12-14 - G06F21/75
- 本发明公开了一种功耗均衡的指令调度优化方法、系统、装置及介质，方法包括：确定指令类型与瞬时功耗的第一映射关系；获取第一指令序列，根据所述第一映射关系确定所述第一指令序列中各个指令的第一瞬时功耗；根据所述第一瞬时功耗对所述第一指令序列进行调度优化。本发明可以使具有一定指令层特征的瞬时电流变化趋于平缓、瞬时功耗尽量达到均衡，这样一方面就无法从瞬时功耗层面推测处理器的运行状态以及敏感的指令信息等，可以隐藏处理器运行状态，有效地防御了侧信道攻击，提高了处理器系统的安全性；另一方面缓解了瞬时电流突变现象，有效降低了高频电磁辐射，从而降低了对人体和环境的危害。本发明可广泛应用于处理器技术领域。
- 一种机箱检测系统及检测服务器-202111095248.7
- 肖朝晖 - 西安易朴通讯技术有限公司
- 2021-09-17 - 2021-12-03 - G06F21/75
- 本申请实施例涉及电路领域，提供一种机箱检测系统及检测服务器，其中机箱检测系统包括：连接器、第一线缆以及第二线缆，连接器电连接工作电源和地端，第一线缆电连接连接器与待检测机箱，第二线缆电连接连接器与待检测机箱；侦测模块，侦测模块的输出端输出具有固定占空比的测试信号，且输出端与连接器电连接；第一开关模块，第一开关模块电连接连接器与侦测模块且控制连接器与侦测模块之间的导通；第二开关模块，第二开关模块电连接连接器与侦测模块且控制连接器与侦测模块之间的导通，第二开关模块连接端口与第一开关模块连接端口不同，通过对比侦测模块输出及接收的信号以判断待检测机箱是否被打开，及线缆是否连接，从而更好的保护机箱。
- 一种微控制器芯片防破解的方法-201811046315.4
- 熊辉兵;刘吉平 - 深圳市航顺芯片技术研发有限公司
- 2018-09-07 - 2021-11-26 - G06F21/75
- 本发明提供了一种微控制器芯片防破解的方法，涉及工业控制、物联网、智能家居、智能穿戴设备等领域，包含以下步骤：S1：通过电路对保护位擦写请求进行结构；S2：通过电路自动载入擦写次数的记录值；S3：通过电路判断其记录的次数是否达到设定的阀值，当记录的次数达到设定阀值之后，忽略读写保护位擦写请求，同时产生芯片内部中断请求。通过微控制器芯片内部电路限制非易失性存储器数据的读保护位被擦写的最高次数。当记录的擦写次数到达额定值后，芯片内部电路忽略所有读保护位的擦写请求，并且次数的读保护位擦写请求会触发微控制器芯片的内部中断，以通知片内应用程序有非法入侵。
- 专利分类
