[发明专利]用于矩阵处理的芯片、矩阵处理方法、装置及存储介质

权利要求书

1.一种用于矩阵处理的芯片，其特征在于，所述芯片包括：数据通道、控制通道、处理元件PE接口、PE群组阵列；

所述数据通道用于读取待计算的被乘数矩阵和乘数矩阵；

所述控制通道用于对所述PE群组阵列的计算进行控制；

所述PE接口用于从所述数据通道中读取被乘数矩阵和乘数矩阵；

所述PE群组阵列包括多个PE群组，多个PE群组间复用同一乘数矩阵，每个PE群组包括多个PE，同一PE群组的每个PE内存储有被乘数矩阵的相同行向量及乘数矩阵的不同列向量，每个PE用于将被乘数矩阵的一行向量与乘数矩阵中的每列向量相乘，所述PE群组阵列用于实现被乘数矩阵与乘数矩阵之间的乘法计算；

其中，每个PE群组包括第一控制器，所述第一控制器用于根据PE动态配置信息所选择出的参与计算的所述PE群组及对乘数矩阵和被乘数矩阵的分块情况，确定出对参与计算的所述PE群组的控制参数，所述PE群组的控制参数用于确定出PE群组内参与计算的PE，并对所述PE的计算进行控制；

每个所述PE包括第二控制器、多个乘累加器MAC、第二结果缓存器、多个乘数矩阵存储单元以及被乘数矩阵向量存储单元；所述第二控制器用于根据所述第一控制器所确定的所述参与计算的PE，配置所述PE的控制参数，所述PE的控制参数用于确定所述PE内参与计算的MAC，并对每个所述MAC的计算进行控制；每个所述MAC用于将被乘数矩阵的一行向量与乘数矩阵的一列向量相乘，多个MAC构成多组MAC，多组MAC共享一个所述乘数矩阵存储单元；所述第二结果缓存器用于缓存每个MAC的计算结果；每个乘数矩阵存储单元用于存储乘数矩阵中至少一列向量；所述被乘数矩阵向量存储单元包括ping地址和pong地址，所述ping地址和pong地址用于存储被乘数矩阵的至少一行向量。

2.根据权利要求1所述的芯片，其特征在于，所述数据通道采用多存储器位宽扩展方式，按行读取所述乘数矩阵，并通过所述PE接口将所读取的乘数矩阵按列分发至每个PE群组的每个PE中。

3.根据权利要求1所述的芯片，其特征在于，每个PE群组还包括第一结果缓存器及累加器；

所述第一结果缓存器用于缓存PE群组内多个PE的计算结果；

所述累加器用于对所述第一结果缓存器中多个PE的计算结果进行累加。

4.一种矩阵处理方法，其特征在于，所述矩阵处理方法应用于权利要求1至3中任一项所述的用于矩阵处理的芯片，所述方法包括：

读取乘数矩阵，并将所述乘数矩阵存储到每个PE群组的每个PE中；

读取被乘数矩阵，并将所述被乘数矩阵的不同行向量分别存储到不同PE群组的每个PE内；

在同一PE群组内，将所述被乘数矩阵的行向量与所述乘数矩阵的不同列向量相乘，得到所述PE群组内的相乘结果；

根据不同PE群组内的相乘结果，确定所述被乘数矩阵与所述乘数矩阵的结果矩阵；

其中，每个PE群组包括第一控制器，所述第一控制器用于根据PE动态配置信息所选择出的参与计算的所述PE群组及对所述乘数矩阵和所述被乘数矩阵的分块情况，确定出对参与计算的所述PE群组的控制参数，所述PE群组的控制参数用于确定出PE群组内参与计算的PE，并对所述PE的计算进行控制；

每个所述PE包括第二控制器、多个乘累加器MAC、第二结果缓存器、多个乘数矩阵存储单元以及被乘数矩阵向量存储单元；所述第二控制器用于根据所述第一控制器所确定的所述参与计算的PE，配置所述PE的控制参数，所述PE的控制参数用于确定所述PE内参与计算的MAC，并对每个所述MAC的计算进行控制；每个所述MAC用于将被乘数矩阵的一行向量与乘数矩阵的一列向量相乘，多个MAC构成多组MAC，多组MAC共享一个所述乘数矩阵存储单元；所述第二结果缓存器用于缓存每个MAC的计算结果；每个乘数矩阵存储单元用于存储乘数矩阵中至少一列向量；所述被乘数矩阵向量存储单元包括ping地址和pong地址，所述ping地址和pong地址用于存储被乘数矩阵的至少一行向量。

5.根据权利要求4所述的方法，其特征在于，所述读取乘数矩阵，并将所述乘数矩阵存储到每个PE群组的每个PE中，包括：

采用多存储器位宽扩展方式，按行读取所述乘数矩阵，并将所读取的乘数矩阵按列存储到每个PE群组的每个PE中。