[发明专利]SiC晶片及SiC晶片的制造方法

说明书

本发明提供一种SiC晶片以及SiC晶片的制造方法。该SiC晶片中，在第一面外露的穿透位错的穿透位错密度与在第二面外露的穿透位错的穿透位错密度之差为所述第一面和所述第二面中穿透位错密度高的那一面上的穿透位错密度的10％以下，在所述第一面和所述第二面中穿透位错密度高的那一面外露的穿透位错中的90％以上延伸到穿透位错密度低的那一面。

技术领域

本发明涉及SiC晶片及SiC晶片的制造方法。

本申请基于2016年12月26日在日本提出申请的特愿2016-250804号要求优先权，在此援引其内容。

背景技术

与硅(Si)相比，碳化硅(SiC)的绝缘击穿电场大一个数量级，带隙大3倍。另外，与硅(Si)相比，碳化硅(SiC)具有热导率高3倍左右等特性。因此，碳化硅(SiC)被期待着应用于功率器件、高频器件、高温工作器件等。

作为使用了SiC外延晶片的半导体器件，已知MOSFET(Metal-Oxide-Semiconductor Field Effect Transistor，金属氧化物半导体场效应晶体管)。在MOSFET中，使用热氧化等在SiC外延层上形成栅极氧化膜，在该栅极氧化膜上形成栅电极。此时，有时在作为形成半导体器件的基体的SiC晶片存在缺陷时，会给半导体器件带来异常(例如专利文献1等)。因此，要促进使用了SiC外延晶片的半导体器件的实用化，高品质的SiC外延晶片以及高品质的外延生长技术的建立是不可或缺的。

另一方面，SiC外延晶片存在各种缺陷。这些缺陷并不是都会对半导体器件产生不良影响。即，根据缺陷种类，也存在对半导体器件没有影响或者对半导体器件的影响小的缺陷。例如，已知穿透位错(threading dislocation，贯通位错)等可能成为半导体器件发生故障的原因，但并没有严密到连穿透位错中哪种缺陷模式特别可能成为致命缺陷都知道。因此，要求确定各种缺陷中的对半导体器件的影响大的缺陷，并抑制该缺陷的产生。此外，在本说明书中，将外延生长前的晶片称为SiC晶片，将外延生长后的晶片称为SiC外延晶片。

现有技术文献

专利文献1：日本特表2015-521378号公报

发明内容

发明要解决的技术问题

然而，确定在穿透位错中哪种缺陷模式可能会成为致命缺陷，没有取得充分的进展。这是因为，对于成为半导体器件发生故障的原因的穿透位错，在晶体生长的过程中有时会合并，有时会新产生，难以确定产生了对半导体器件造成影响的穿透位错的原因。另外，由于在SiC晶片的表面上构建半导体器件，因此，为了追寻是SiC晶片的表面中的哪种缺陷成为了故障原因，需要破坏半导体器件来确认SiC晶片的表面状态。然而，为了破坏半导体器件，需要精密的处理，也需要花费时间和成本。另外，有时也会在破坏时产生新的损伤等。

本发明是鉴于上述问题而完成的，目的在于提供一种能够在器件构建后以非破坏的方式确定成为半导体器件的故障原因的缺陷的SiC晶片及其制造方法。

用于解决问题的技术方案

本发明人进行了深入研究，结果发现通过将在SiC晶片的第一面和第二面外露的穿透位错进行关联，在器件构建后也能够以非破坏的方式确定成为半导体器件的故障原因的缺陷，从而完成了本发明。

即，本发明为了解决上述课题，提供以下的技术方案。

(1)本发明的一个技术方案涉及的SiC晶片，在第一面外露的穿透位错的穿透位错密度与在第二面外露的穿透位错的穿透位错密度之差为所述第一面和所述第二面中的穿透位错密度高的那一面上的穿透位错密度的10％以下，在所述第一面和所述第二面中的穿透位错密度高的那一面外露的穿透位错中的90％以上延伸到穿透位错密度低的那一面。

(2)在上述技术方案涉及的SiC晶片中，第一面和第二面的穿透位错数也可以为实质上相同数量。