[发明专利]瞬态电压抑制器及其制作方法

权利要求书

1.一种瞬态电压抑制器，其特征在于：所述瞬态电压抑制器包括N型衬底、形成于所述N型衬底上的第一P型外延层、形成于第一P型外延层上的第二P型外延层，所述第一P型外延层被第一隔离槽与第二隔离槽分割为第一部分、第二部分、及第三部分，所述第二P型外延层被所述第一隔离槽与所述第二隔离槽分割为设置于第一部分上的第四部分、设置于第二部分上的第五部分及设置于第三部分上的第六部分，所述第一部分表面形成有第一N型注入区，所述第三部分表面形成有第二N型注入区，所述第四部分包括贯穿设置且与所述第一N型注入区连接第一多晶硅，所述第六部分包括贯穿设置且与所述第二N型注入区连接的第二多晶硅，所述第五部分表面设置有第三N型注入区，所述瞬态电压抑制器还包括连接所述第一多晶硅的第一接线端、连接所述第二多晶硅的第二接线端、及连接所述第三N型注入区的第三接线端。

2.如权利要求1所述的瞬态电压抑制器，其特征在于：所述第一接线端形成于所述第一多晶硅上，所述第二接线端形成于所述第二多晶硅上，所述第三接线端形成于所述第三N型注入区上，所述第一接线端、第二接线端及第三接线端的材料包括金属且在同一道掩膜制程中形成。

3.如权利要求1所述的瞬态电压抑制器，其特征在于：所述瞬态电压抑制器还包括介质层，所述第一隔离槽、所述第二隔离槽还贯穿所述介质层，所述介质层形成于所述第二P型外延层上，所述介质层包括对应所述第三接线端的开口，所述第三接线端通过所述开口连接所述第三N型注入区。

4.如权利要求3所述的瞬态电压抑制器，其特征在于：所述第一多晶硅的侧面及所述第二多晶硅的侧面、所述第一隔离槽中与所述第二隔离槽中还具有氧化层。

5.如权利要求1所述的瞬态电压抑制器，其特征在于：所述第一隔离槽中包括位于所述第一部分与所述第二部分之间、所述第四部分及所述第五部分之间的氧化层及设置于所述氧化层上多晶硅，所述第二隔离槽中包括位于所述第二部分与所述第三部分之间与所述第五部分及所述第六部分之间的氧化层、及设置于所述氧化层上多晶硅。

6.一种瞬态电压抑制器的制作方法，其包括如下步骤：

提供N型衬底，在所述N型衬底制作第一P型外延层，在所述第一P型外延层表面形成第一注入槽与第二注入槽；

利用第一光刻胶作为掩膜对所述第一注入槽与第二注入槽对所述第一P型外延层进行N型注入，从而在所述第一注入槽的第一P型外延层表面形成第一N型注入区以及在所述第二注入槽的第一P型外延层表面形成第二N型注入区；

在所述第一P型外延层表面、所述第一N型注入区及第二N型注入区表面形成第二P型外延层；

在所述第二P型外延层表面形成介质层，所述介质层具有贯穿所述介质层的开口，通过所述开口进行N型离子注入，从而在所述第二P型外延层表面形成对应所述开口的第三N型注入区；及

形成贯穿所述介质层、所述第二P型外延层并延伸至所述第一N型注入区的第一沟槽，形成贯穿所述介质层、所述第二P型外延层并延伸至所述第二N型注入区的第二沟槽；

形成贯穿所述介质层、所述第二P型外延层及所述第一P型外延层并延伸至所述N型衬底的第一隔离槽与第二隔离槽，所述第一隔离槽位于所述第一N型注入区与第三N型注入区之间，所述第二隔离槽位于所述第三N型注入区与第二N型注入区之间；及

在所述第一沟槽中形成连接所述第一N型注入区的第一多晶硅，在所述第二沟槽中形成连接所述第二N型注入区的第二多晶硅。

7.如权利要求6所述的瞬态电压抑制器的制作方法，其特征在于：所述制作方法还包括如下步骤：

在所述第一多晶硅上形成第一接线端，在所述第二多晶硅上形成第二接线端，在所述第三N型注入区表面形成第三接线端，所述第三接线端通过所述开口连接所述第三N型注入区，其中，所述第一接线端、第二接线端及第三接线端的材料包括金属且在同一道掩膜制程中形成。