[发明专利]SiGe材料CMOS器件

说明书

技术领域

本发明涉及集成电路技术领域，特别涉及一种SiGe材料CMOS器件。

背景技术

自从集成电路问世以来，一直以摩尔定律向前高速发展，一块集成电路上可容纳的晶体管数目每18个月增加一倍，性能提升一倍，但价格降低一半。目前，摩尔定律仍然发挥着作用，指导集成电路向前发展。然而随着微电子技术的快速发展，器件特征尺寸不断缩小，电路速度不断加快，静态漏电，短沟道效应、迁移率退化、功率密度增大等物理极限使器件性能不断恶化，集成电路逐渐趋近其物理和工艺极限，传统硅基器件和工艺逐渐显示出其缺陷与不足，使得摩尔定律无法继续发展下去。

集成电路主要由CMOS组成，而CMOS是由互补的NMOS和PMOS组成。集成电路的速度与MOS器件的载流子迁移率息息相关，而器件的尺寸又与集成电路的面积息息相关，如何提高MOS器件的沟道迁移率，缩小器件的尺寸是集成电路发展所急需解决的问题。为了解决芯片速度与面积的问题，引入新型的高迁移率材料是目前大规模集成电路研究的关键解决方案。

因此。制备体积更小、器件驱动能力更强，器件工作速度和电路工作频率更快的CMOS器件变的越来越重要。

发明内容

为了提高CMOS器件的性能，本发明提供了一种SiGe材料CMOS器件；本发明要解决的技术问题通过以下技术方案实现：

本发明的实施例提供了一种SiGe材料CMOS器件，包括：

Si_1-xGe_x/Si虚衬底101；

Si_1-xGe_x沟道层102，设置于所述Si_1-xGe_x/Si虚衬底101上；

介质层103，设置于所述Si_1-xGe_x沟道层102上；

隔离区104，设置于所述Si_1-xGe_x沟道层102和所述介质层103内部；

N阱区105，设置于所述隔离区104一侧的所述Si_1-xGe_x沟道层102内；

PMOS区域106和NMOS区域107，分别设置于所述隔离区104的两侧；

钝化层108，设置于所述介质层103上。

在本发明的一个实施例中，所述Si_1-xGe_x/Si虚衬底101由下往上包括Si衬底1011和Si_1-xGe_x外延层1012，利用激光再晶化工艺处理所述Si衬底1011和所述Si_1-xGe_x外延层1012后形成所述Si_1-xGe_x/Si虚衬底101。

在本发明的一个实施例中，所述激光再晶化工艺为利用激光照射所述Si衬底1011上的所述Si_1-xGe_x外延层1012，使所述Si_1-xGe_x外延层1012熔化再结晶，其中，激光波长为795nm，激光功率密度为2.85kW/cm²，激光光斑尺寸10mm×1mm，激光移动速度为20mm/s。

在本发明的一个实施例中，所述Si_1-xGe_x外延层中x取值范围为0.7～0.9。

在本发明的一个实施例中，所述Si_1-xGe_x外延层的厚度为450～500nm。

在本发明的一个实施例中，所述Si_1-xGe_x沟道层102为P型Si_1-xGe_x沟道层，掺杂浓度为1×10¹⁶～5×10¹⁶cm^-3。

在本发明的一个实施例中，所述Si_1-xGe_x沟道层102的厚度为900～950nm。

在本发明的一个实施例中，所述PMOS区域106包括PMOS源区、PMOS漏区、PMOS栅极、PMOS源区电极及PMOS漏区电极；其中，所述PMOS源区和所述PMOS漏区设置于所述N阱区105内，所述PMOS栅极设置于所述N阱区105上。