[发明专利]沟道孔的底部刻蚀方法有效
| 申请号： | 201711191821.8 | 申请日： | 2017-11-24 |
| 公开（公告）号： | CN107968050B | 公开（公告）日： | 2020-03-13 |
| 发明（设计）人： | 朱喜峰;王猛;陈保友;刘隆冬;苏恒;肖为引 | 申请（专利权）人： | 长江存储科技有限责任公司 |
| 主分类号： | H01L21/306 | 分类号： | H01L21/306;H01L21/3065;H01L21/308 |
| 代理公司： | 北京辰权知识产权代理有限公司 11619 | 代理人： | 刘广达 |
| 地址： | 430074 湖北省武汉市洪山区东*** | 国省代码： | 湖北;42 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 沟道 底部 刻蚀 方法 | ||
1.沟道孔的底部刻蚀方法，其特征在于，包括以下步骤：
a.提供晶圆结构，晶圆结构包括衬底和位于衬底上表面的多层堆叠结构，多层堆叠结构内设有沟道孔，沟道孔由多层堆叠结构的上表面延伸至衬底的上表面，沟道孔的底部生长有外延硅，且所述沟道孔的侧壁表面、所述多层堆叠结构的上表面以及所述外延硅的上表面均沉积有多层膜结构；
b.在所述多层堆叠结构上和所述外延硅上的多层膜结构的表面沉积高聚物保护膜；
c.对沟道孔进行底部刻蚀，直至所述多层堆叠结构上的多层膜结构表面上的高聚物保护膜消耗完毕；
d. 循环重复步骤b和步骤c至少一次；
e.再次在多层堆叠结构上的多层膜结构的表面沉积高聚物保护膜；
f.再次对沟道孔进行底部刻蚀，使得位于外延硅上表面的多层膜结构被击穿，且外延硅的上表面暴露于沟道孔内；
高聚物保护膜的单体材料为CxFy和 SiCl4中的一种或多种；多层堆叠结构的层数大于等于64层。
2.如权利要求1所述的刻蚀方法，其特征在于，所述刻蚀方法还包括位于步骤f后的步骤g：
去除多层堆叠结构的上表面剩余的高聚物保护膜。
3.如权利要求1所述的刻蚀方法，其特征在于，
步骤b和步骤c的交替重复次数为5次以上。
4.如权利要求1所述的刻蚀方法，其特征在于，
多层堆叠结构的最上层硬掩膜为氧化硅层。
5.如权利要求1所述的刻蚀方法，其特征在于，
所述沟道孔底部刻蚀的方法为溅射刻蚀、化学刻蚀和高密度等离子体刻蚀中的一种。
6.如权利要求1所述的刻蚀方法，其特征在于，
多层膜结构依次包括氧化硅层、氮化硅层、氧化硅层，无定型硅层和保护性氧化膜层。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于长江存储科技有限责任公司，未经长江存储科技有限责任公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201711191821.8/1.html，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
